JPH04135021U - 弾性表面波素子実装構造 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 弾性表面波素子（チップ）の機能を損なうこ
となく、高密度の実装を可能とし、しかも実装前に素子
特性を検査できる経済性の高い弾性表面波素子実装構造
を提供する。 【構成】 チップＡを収容する箱状のケース本体Ｂは、
チップを収容し得る凹部１５を有し、かつ凹部１５内に
段部１６がある。段部１６の上面からケース本体の外側
面に至る部分に配線用導体１７を設ける。チップＡをケ
ース本体Ｂに入れ、段部１６上にのせると、チップＡの
電極面に設けてあるバンプ１３が段部上の導体１７と接
合する。チップとケース本体との間の隙間に絶縁樹脂１
８を注入して硬化させる。この状態で、チップの電気的
特性を評価し、良品の選別ができる。こうして選別した
ケース収容チップＡを基板１９に実装する。この実装に
おいて、ケース本体の外側に導出されている導体１７を
導電性接合材２１により基板配線２０に接続させる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、弾性表面波素子実装構造の改良に関する。

【０００２】

【従来の技術】

弾性表面波素子（チップと略す）の実装方法として、最も一般的な方法は、図 ８および図９に示すハーメチック型金属パッケージである。即ち、チップ１を金 属ベース２に装着し、ＡｌもしくはＡｕのボンディングワイヤ３にて、外部リー ド４と接続後、チップの両端にシリコンゴム等の吸音剤５を設けた後、金属キャ ップ６を溶接して気密封止する構造である。

【０００３】 また、図１０に示すように、チップ１をプリント基板７もしくはサブストレー トに直接付けるチップオンボード方式もある。８はキャップを固定する接着剤で ある。

【０００４】

【考案が解決しようとする課題】

図８〜図９に示したパッケージは、高さがあるために、プリント基板上に実装 しても薄型にならない。一方、図１０に示したチップオンボード方式では、実装 密度は向上するが、実装後の特性試験によって判定された不良チップを交換する ことができず、経済性に問題がある。

【０００５】

【考案の目的】

本考案は、弾性表面波素子の機能を損なうことなく、高密度実装を可能にし、 しかも実装前に素子特性を検査できる経済性の高い弾性表面波素子実装構造を提 供することを目的とする。

【０００６】

【課題を解決するための手段】

本考案は、圧電性基板表面に少なくともトランスデューサが形成された弾性表 面波チップと、前記チップ表面と対向して前記チップを収容する凹部を有したケ ース本体と、前記ケース本体の凹部に形成され、前記チップ表面上の電極と電気 的に接する導体であって、ケース本体外側にまで導かれた外部導体が形成された 段部とから成り、前記チップ表面をケース本体に向けて凹部に収容し、チップ周 囲を樹脂によりケース本体に固着させた構造を要旨としている。

【０００７】

【作用】

上記弾性表面波チップの実装構造にあっては、チップがケース本体の蓋として 兼用される。また、ケース本体にチップを収容した状態で電気的検査が可能とな る。

【０００８】

【実施例】

図１〜図３に、本考案の一実施例による弾性表面波チップ実装構造を示し、図 ４（ａ）〜（ｄ）にそのチップ実装構造の製作工程を示す。

【０００９】 図１〜図３において、Ａは弾性表面波チップであり、１０はチップを構成する 圧電性基板、１１はくし型電極の入力トランスデューサ、１２は出力ゲート電極 、１３は電極の一部表面に周知の方法により設けたバンプ、１４は吸音剤である 。Ｂはチップを収容する箱状のケース本体であり、セラミックなどの絶縁物によ り作られている。このケース本体Ｂは、チップを収容し得る凹部１５を有し、か つ凹部内に段部１６が設けられ、その段部１６の上面からケース本体外側に導か れた配線用導体１７が設けられている。この配線用導体１７は、チップ側バンプ 電極と良好な接合が得られる部材、例えば、Ａｕ導体あるいはＡｕメッキなどで 処理された金属材が用いられる。

【００１０】 なお、前記バンプ１３はチップ側でなく、図５に示すように、導体１７の端部 側に設けてもよい。 前記ケース本体ＢにチップＡを実装するには、図４（ａ），（ｂ）に示すよう に、チップＡをその表面がケース本体Ｂの凹部１５と対向するようにして段部１ ６上にのせる。これにより、チップ側の電極はバンプ１３を介してケース本体側 の導体１７に接合される。この方式は、一般的にはフェースダウンボンディング と呼ばれる。段部１６上にのせられた弾性表面波チップの表面は空隙が保たれる ので、表面波の伝播を損なうおそれはない。このようにしてチップをケース本体 内に収容した後、図４（ｃ）に示すように、チップとケース本体との間の隙間に 絶縁樹脂１８を注入して硬化処理する。これにより、チップとケース本体との固 定および外部からの水の浸入を防ぐことができる。また、この状態で、弾性表面 波チップの電気的特性を評価し、良品を選別することができる。このようにして 選別されたケース収容弾性表面波チップは、図４（ｄ）に示すように、基板１９ に実装される。その場合、ケース本体外側に導出された導体１７と基板１９の導 体配線２０は導電性樹脂や半田等の接合材２１によって接続される。

【００１１】 上記のようにしてチップＡをケース本体Ｂに収容した構造は、チップの表面が 露出することになるので、図６および図７に示すように、アースをとる場合に有 利である。同図中、２２はアースをとるために設けられた導電性樹脂や半田等の 接合材、２３は金属板である。

【００１２】

【考案の効果】

本考案によれば、下記効果が得られる。 （１）チップをケースの蓋としての機能も持たせることにより、蓋を必要としな いため、コスト低減が図れる。 （２）実装密度が向上し、薄型化、小型化が可能になる。 （３）ケースの状態で、チップの特性が評価できるので、基板実装後の不良率が 低く、製品ロスが少ない。

【図面の簡単な説明】

【図１】本考案の一実施例を示す弾性表面波素子実装構
造の斜視図である。

【図２】ケース本体部分の斜視図である。

【図３】弾性表面波素子の平面図である。

【図４】（ａ）〜（ｄ）は弾性表面波素子実装構造の製
作工程図である。

【図５】他の実施例によるケース本体の断面図である。

【図６】アースをとった弾性表面波素子実装構造の側面
図である。

【図７】アースをとった他の弾性表面波素子実装構造の
側面図である。

【図８】従来のハーメチック型金属パッケージの内部斜
視図である。

【図９】キャップをかぶせたパッケージの斜視図であ
る。

【図１０】従来のチップオンボード方式によるチップ実
装構造の断面図である。

【符号の説明】

Ａ 弾性表面波素子 １０ 圧電性基板 １１ 入力トランスデューサ １２ 出力ゲート電極 １３ バンプ １４ 吸音剤 Ｂ ケース本体 １５ 凹部 １６ 段部 １７ 配線用導体 １８ 絶縁樹脂 １９ 基板 ２０ 基板配線 ２１ 接合材 ２２ 接合材 ２３ 金属板

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 圧電性基板表面に少なくともトランスデ
   ューサが形成された弾性表面波チップと、前記チップ表
   面と対向して前記チップを収容する凹部を有したケース
   本体と、前記ケース本体の凹部に形成され、前記チップ
   表面上の電極と電気的に接する導体であって、ケース本
   体外側にまで導かれた外部導体が形成された段部とから
   成り、前記チップ表面をケース本体に向けて凹部に収容
   し、チップ周囲を樹脂によりケース本体に固着させたこ
   とを特徴とする弾性表面波素子実装構造。