JPH09232899A - 電子素子のパッケージ実装方法 - Google Patents
電子素子のパッケージ実装方法Info
- Publication number
- JPH09232899A JPH09232899A JP3692696A JP3692696A JPH09232899A JP H09232899 A JPH09232899 A JP H09232899A JP 3692696 A JP3692696 A JP 3692696A JP 3692696 A JP3692696 A JP 3692696A JP H09232899 A JPH09232899 A JP H09232899A
- Authority
- JP
- Japan
- Prior art keywords
- package
- connection
- electronic element
- main body
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 abstract description 8
- 230000001070 adhesive effect Effects 0.000 abstract description 8
- 229910015363 Au—Sn Inorganic materials 0.000 abstract description 4
- 229910045601 alloy Inorganic materials 0.000 abstract description 4
- 239000000956 alloy Substances 0.000 abstract description 4
- 238000010897 surface acoustic wave method Methods 0.000 description 19
- 230000002093 peripheral effect Effects 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
(57)【要約】
【課題】 簡易な工程でより確実な電気的接続並びにパ
ッケージの封止が可能な電子素子のパッケージ実装方法
を得る。 【解決手段】 電極配線が設けられたパッケージ本体に
電子素子が貼着された蓋体を載置し、第１接続体を介し
て電子素子を電極配線に接続すると共に、第２接続体を
介して蓋体をパッケージ本体に固定する。
ッケージの封止が可能な電子素子のパッケージ実装方法
を得る。 【解決手段】 電極配線が設けられたパッケージ本体に
電子素子が貼着された蓋体を載置し、第１接続体を介し
て電子素子を電極配線に接続すると共に、第２接続体を
介して蓋体をパッケージ本体に固定する。
Description
【０００１】
【発明の属する技術分野】本発明は、電子素子をパッケ
ージ内に密閉封止する電子素子のパッケージ実装方法に
関する。
ージ内に密閉封止する電子素子のパッケージ実装方法に
関する。
【０００２】
【従来の技術】ＩＣをはじめとする各種の電子素子は外
部からの外力や熱または汚染等による影響から保護する
目的で種々のパッケージ内に封止されたりまたは収納さ
れた状態で使用されている。とりわけ、表面弾性波素子
は、圧電体等から成る固体の表面を伝播するいわゆる表
面弾性波の伝播を利用して高周波帯域の電気信号を伝達
させる性質上、表面を空間に開放した状態で収納したパ
ッケージ体の形で基板等の電子回路に搭載使用されてい
る。
部からの外力や熱または汚染等による影響から保護する
目的で種々のパッケージ内に封止されたりまたは収納さ
れた状態で使用されている。とりわけ、表面弾性波素子
は、圧電体等から成る固体の表面を伝播するいわゆる表
面弾性波の伝播を利用して高周波帯域の電気信号を伝達
させる性質上、表面を空間に開放した状態で収納したパ
ッケージ体の形で基板等の電子回路に搭載使用されてい
る。
【０００３】この種のパッケージとしては、例えば、特
開昭６３−３１４９０８号に表面弾性波素子の従来の一
般的な構成が記載されている。この記載によれば、図４
（ａ）に示すように、リード電極２１、２１が設けられ
た金属製ベース２２上に表面弾性波素子２３をその裏面
側にて接着剤２４を使用して固定し、表面弾性波素子２
３の表面側に設けられた素子電極と対応するリード電極
２１、２１との間をそれおれワイヤボンディングによる
金線２５、２５を介して電気的に接続している。
開昭６３−３１４９０８号に表面弾性波素子の従来の一
般的な構成が記載されている。この記載によれば、図４
（ａ）に示すように、リード電極２１、２１が設けられ
た金属製ベース２２上に表面弾性波素子２３をその裏面
側にて接着剤２４を使用して固定し、表面弾性波素子２
３の表面側に設けられた素子電極と対応するリード電極
２１、２１との間をそれおれワイヤボンディングによる
金線２５、２５を介して電気的に接続している。
【０００４】表面弾性波素子２３は、このような電気配
線が施された後、封止用の金属製のキャップ２６をベー
ス２２上に装着することにより表面を開放した状態で密
閉封止状にベース２２とキャップ２６間に画成された空
間に収納される。他方、図示しない内部配線がパターン
形成された凹状面から成る内部空間２７が設けられたセ
ラミック製のパッケージ本体２８内に、接着剤２９を介
して表面弾性波素子３０を裏面側にて固定し、パッケー
ジ本体２８の内部配線と表面弾性波素子３０の素子電極
との間をワイヤボンディングによる配線３１、３１を介
して接続後、蓋体３２を接合剤３３を介してパッケージ
本体２８に固定することにより、表面弾性波素子３０を
内部空間２７内に封止状態に固定する方法もまた知られ
ている。
線が施された後、封止用の金属製のキャップ２６をベー
ス２２上に装着することにより表面を開放した状態で密
閉封止状にベース２２とキャップ２６間に画成された空
間に収納される。他方、図示しない内部配線がパターン
形成された凹状面から成る内部空間２７が設けられたセ
ラミック製のパッケージ本体２８内に、接着剤２９を介
して表面弾性波素子３０を裏面側にて固定し、パッケー
ジ本体２８の内部配線と表面弾性波素子３０の素子電極
との間をワイヤボンディングによる配線３１、３１を介
して接続後、蓋体３２を接合剤３３を介してパッケージ
本体２８に固定することにより、表面弾性波素子３０を
内部空間２７内に封止状態に固定する方法もまた知られ
ている。
【０００５】
【発明が解決しようとする課題】表面弾性波素子は、通
常その素子表面に外部接続電極が４乃至６個程度設けら
れ、その電気的接続には外部接続電極の数に対応する数
のワイヤボンディング配線が施される。しかるに、図４
（ａ）に示した方法では、１個の電子素子２４に対して
複数本、即ち４本、のワイヤボンディングを施してお
り、配線工程に煩雑化をきたしている。また、ワイヤボ
ンディングにより配線を行う場合、ある程度の率で配線
不良が不可避的に発生することが知られているが、従来
方法のように、ワイヤボンディング配線が複数の箇所に
ついて使用される場合、ボンディング不良の発生割合は
それに伴い増大せざるを得ない。
常その素子表面に外部接続電極が４乃至６個程度設けら
れ、その電気的接続には外部接続電極の数に対応する数
のワイヤボンディング配線が施される。しかるに、図４
（ａ）に示した方法では、１個の電子素子２４に対して
複数本、即ち４本、のワイヤボンディングを施してお
り、配線工程に煩雑化をきたしている。また、ワイヤボ
ンディングにより配線を行う場合、ある程度の率で配線
不良が不可避的に発生することが知られているが、従来
方法のように、ワイヤボンディング配線が複数の箇所に
ついて使用される場合、ボンディング不良の発生割合は
それに伴い増大せざるを得ない。
【０００６】他方、図４（ｂ）に示した方法では、内部
配線がパッケージ本体２８自体に一体に設けられている
点で構造の簡素化は図られてはいるが、ワイヤボンディ
ング配線３１、３１が、依然、複数箇所に用いられてい
る。更に、パッケージ本体２８に凹部状の内部空間２７
内に電子素子３０を正確に配置しなければならない。従
って、本発明の目的は、より簡易な工程でより確実に電
気的接続並びにパッケージの封止が可能な電子素子のパ
ッケージ実装方法を得ることにある。
配線がパッケージ本体２８自体に一体に設けられている
点で構造の簡素化は図られてはいるが、ワイヤボンディ
ング配線３１、３１が、依然、複数箇所に用いられてい
る。更に、パッケージ本体２８に凹部状の内部空間２７
内に電子素子３０を正確に配置しなければならない。従
って、本発明の目的は、より簡易な工程でより確実に電
気的接続並びにパッケージの封止が可能な電子素子のパ
ッケージ実装方法を得ることにある。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
めに本発明の電子素子のパッケージ実装方法は、表面に
内部電極が形成された凹部により画成された内部空間を
有するパッケージ本体と、前記パッケージ本体に装着可
能に形成された蓋体と、第１接続体が表面に形成された
電子素子と、を準備し、電子素子をその裏面にて蓋体に
貼着し、蓋体を接着材としての第２接続体を介してパッ
ケージ本体に載置し、次いで、第１接続体を介して電子
素子を電極配線に接続すると共に蓋体を第２接続体を介
してパッケージ本体に固定することから成ることを特徴
とする。
めに本発明の電子素子のパッケージ実装方法は、表面に
内部電極が形成された凹部により画成された内部空間を
有するパッケージ本体と、前記パッケージ本体に装着可
能に形成された蓋体と、第１接続体が表面に形成された
電子素子と、を準備し、電子素子をその裏面にて蓋体に
貼着し、蓋体を接着材としての第２接続体を介してパッ
ケージ本体に載置し、次いで、第１接続体を介して電子
素子を電極配線に接続すると共に蓋体を第２接続体を介
してパッケージ本体に固定することから成ることを特徴
とする。
【０００８】このため、本発明方法では、より簡易な工
程でより確実な電気的接続が施されたパッケージ体を得
ることができる。本発明のパッケージ実装方法は、第１
接続体を介した接続及び第２接続体を介した固定を同一
の工程で行うように構成できる。このように構成するこ
とにより、第１接続体による接続及び第２接続体による
固定のを同時に行うことができる。
程でより確実な電気的接続が施されたパッケージ体を得
ることができる。本発明のパッケージ実装方法は、第１
接続体を介した接続及び第２接続体を介した固定を同一
の工程で行うように構成できる。このように構成するこ
とにより、第１接続体による接続及び第２接続体による
固定のを同時に行うことができる。
【０００９】
【発明の実施の形態】次に、本発明による電子素子のパ
ッケージ実装方法の実施の形態について図面を参照しな
がら詳細に説明する。本発明のパッケージ実装方法によ
り形成された電子素子を図１に示す。電子素子は、例え
ば、同図に示すように、表面弾性波素子１から成り、こ
の表面弾性波素子１が収納された凹部により画成された
内部空間２が設けられたセラミック製のパッケージ本体
３と、表面弾性波素子１を収納した内部空間２を閉塞す
るようにパッケージ本体３に装着された蓋体４と、から
なっている。
ッケージ実装方法の実施の形態について図面を参照しな
がら詳細に説明する。本発明のパッケージ実装方法によ
り形成された電子素子を図１に示す。電子素子は、例え
ば、同図に示すように、表面弾性波素子１から成り、こ
の表面弾性波素子１が収納された凹部により画成された
内部空間２が設けられたセラミック製のパッケージ本体
３と、表面弾性波素子１を収納した内部空間２を閉塞す
るようにパッケージ本体３に装着された蓋体４と、から
なっている。
【００１０】表面弾性波素子１の表面弾性波が伝播され
る表面は図１中下向きの面として表されているが、この
表面には、図示しない、互いに噛合する櫛歯状の素子電
極が左右の両側に１組ずつ合計４個設けられている。こ
れらの素子電極には外部接続用の第１接続体としての導
電性バンプ１ａ、１ａ（図１中には紙面前方に位置する
２個のみが示されている）がそれぞれ対応して形成され
ている。第１接続体１ａ、１ａは、例えば、Ａｕ−Ｓｎ
合金により形成される。
る表面は図１中下向きの面として表されているが、この
表面には、図示しない、互いに噛合する櫛歯状の素子電
極が左右の両側に１組ずつ合計４個設けられている。こ
れらの素子電極には外部接続用の第１接続体としての導
電性バンプ１ａ、１ａ（図１中には紙面前方に位置する
２個のみが示されている）がそれぞれ対応して形成され
ている。第１接続体１ａ、１ａは、例えば、Ａｕ−Ｓｎ
合金により形成される。
【００１１】パッケージ本体３には、また、その下面側
に導出された電極配線５，５ａが一体に形成されてい
る。各電極配線５は、図２のパッケージ本体３の平面図
に示すように、周壁３ａ及びスルーホール技術により形
成された端壁３ｂを介してパッケージ本体３の内外に亘
って延びるように形成されている。ここで、表面弾性波
素子１は、再び図１に従い説明すると、その裏面にて接
着剤６を介して蓋体４の内面に固定されている。表面弾
性波素子１のバンプ１ａ，１ａはパッケージ本体３内部
の電極配線５、５に電気的に接続されている一方、蓋体
４はその内面の周縁部分にて第２接続体７を介してパッ
ケージ本体３の周壁３ａに固定されている。第２接続体
７は、例えば、第１接続体１ａ、１ａに使用したと同様
のＡｕ−Ｓｎ合金により形成することができる。
に導出された電極配線５，５ａが一体に形成されてい
る。各電極配線５は、図２のパッケージ本体３の平面図
に示すように、周壁３ａ及びスルーホール技術により形
成された端壁３ｂを介してパッケージ本体３の内外に亘
って延びるように形成されている。ここで、表面弾性波
素子１は、再び図１に従い説明すると、その裏面にて接
着剤６を介して蓋体４の内面に固定されている。表面弾
性波素子１のバンプ１ａ，１ａはパッケージ本体３内部
の電極配線５、５に電気的に接続されている一方、蓋体
４はその内面の周縁部分にて第２接続体７を介してパッ
ケージ本体３の周壁３ａに固定されている。第２接続体
７は、例えば、第１接続体１ａ、１ａに使用したと同様
のＡｕ−Ｓｎ合金により形成することができる。
【００１２】次に、本発明の電子素子のパッケージ実装
方法について説明する。まず、上方に開放された空間が
内部に画成された概略箱状のセラミック製のパッケージ
本体と、この内部空間を閉塞するようにパッケージ本体
に装着可能なコバール製の蓋体と、表面に導電性材料、
例えばＡｕ−Ｓｎ合金、から成る第１接続体としてのバ
ンプが形成された電子素子としての表面弾性波素子、を
準備する。パッケージ本体には収納する電子素子の第１
接続体に対応するように電極配線が予め形成されている
と共に、周壁３ａの上端部には高融点金属層を介してＡ
ｕ及びＮｉのメッキ層が形成されている。。
方法について説明する。まず、上方に開放された空間が
内部に画成された概略箱状のセラミック製のパッケージ
本体と、この内部空間を閉塞するようにパッケージ本体
に装着可能なコバール製の蓋体と、表面に導電性材料、
例えばＡｕ−Ｓｎ合金、から成る第１接続体としてのバ
ンプが形成された電子素子としての表面弾性波素子、を
準備する。パッケージ本体には収納する電子素子の第１
接続体に対応するように電極配線が予め形成されている
と共に、周壁３ａの上端部には高融点金属層を介してＡ
ｕ及びＮｉのメッキ層が形成されている。。
【００１３】これらの準備に際して、図３（ａ）に示す
ように、第２接続体７を蓋体４の内面の周縁に沿って例
えばＡｕ−Ｓｎ合金により角リング状に形成しておく。
このような第２接続体７が形成された内面の中央部に、
図３（ｂ）に示すように、接着剤６を例えばディスペン
サを用いて塗布し、電子素子１をその裏面にて貼着す
る。電子素子１の表面、即ち第１接続体１ａが設けられ
た面、は上方に臨む状態になる。接着剤６としては例え
ば熱硬化性接着剤を簡易に使用できる。
ように、第２接続体７を蓋体４の内面の周縁に沿って例
えばＡｕ−Ｓｎ合金により角リング状に形成しておく。
このような第２接続体７が形成された内面の中央部に、
図３（ｂ）に示すように、接着剤６を例えばディスペン
サを用いて塗布し、電子素子１をその裏面にて貼着す
る。電子素子１の表面、即ち第１接続体１ａが設けられ
た面、は上方に臨む状態になる。接着剤６としては例え
ば熱硬化性接着剤を簡易に使用できる。
【００１４】電子素子１を貼着したら、図３（ｃ）に示
すように、蓋体４を電子素子１がパッケージ本体３の内
部空間に収納されるようにパッケージ本体３の周壁３ａ
上に載置する。この蓋体４の載置により、電子素子１の
第１接続体１ａがパッケージ本体３内の電極配線に当接
すると共に、蓋体４に設けられた第２接続体７がパッケ
ージ本体３の周壁３ａの上端に当接した状態になる。
すように、蓋体４を電子素子１がパッケージ本体３の内
部空間に収納されるようにパッケージ本体３の周壁３ａ
上に載置する。この蓋体４の載置により、電子素子１の
第１接続体１ａがパッケージ本体３内の電極配線に当接
すると共に、蓋体４に設けられた第２接続体７がパッケ
ージ本体３の周壁３ａの上端に当接した状態になる。
【００１５】このようにパッケージ本体３に蓋体４を載
置した状態で加熱炉に装入し、約２８０℃℃の温度に約
数秒間保持した後冷却または放置することにより第１及
び第２接続体１ａ、７は溶融され、図３（ｄ）に示すよ
うに、第１接続体１ａを介して電子素子１を電極配線５
ｂに対して電気的に接続されると共に、第２接続体７を
介して蓋体４とパッケージ本体３との間が固定される。
置した状態で加熱炉に装入し、約２８０℃℃の温度に約
数秒間保持した後冷却または放置することにより第１及
び第２接続体１ａ、７は溶融され、図３（ｄ）に示すよ
うに、第１接続体１ａを介して電子素子１を電極配線５
ｂに対して電気的に接続されると共に、第２接続体７を
介して蓋体４とパッケージ本体３との間が固定される。
【００１６】この場合、第２接続体７は予め蓋体４の周
縁に沿って角リング状に形成されているので溶融による
パッケージ本体３への融着により、電子素子１が収納さ
れたパッケージ３の内部空間２は外部から気密状に封止
される。このようにして得られたパッケージ体は、パッ
ケージ本体の外部に導出された電極配線を介して基板等
の表面に形成された回路に電気的に接続する等すること
により搭載使用が可能になる。
縁に沿って角リング状に形成されているので溶融による
パッケージ本体３への融着により、電子素子１が収納さ
れたパッケージ３の内部空間２は外部から気密状に封止
される。このようにして得られたパッケージ体は、パッ
ケージ本体の外部に導出された電極配線を介して基板等
の表面に形成された回路に電気的に接続する等すること
により搭載使用が可能になる。
【００１７】
【発明の効果】以上に詳細に説明したように、本発明の
電子素子のパッケージ実装方法によれば、表面に内部電
極が形成された凹部により画成された内部空間を有する
パッケージ本体と、パッケージ本体に装着可能に形成さ
れた蓋体と、第１の接続体が表面に形成された電子素子
と、を準備し、電子素子をその裏面にて蓋体に貼着し、
蓋体を第２の接続体を介してパッケージ本体に載置し、
次いで、第１接続体を介して電子素子を内部電極に接続
すると共に蓋体を第２接続体を介してパッケージ本体に
固定することから成るので、より簡易な工程でより確実
な電気的接続が施されたパッケージ体を得ることができ
る。
電子素子のパッケージ実装方法によれば、表面に内部電
極が形成された凹部により画成された内部空間を有する
パッケージ本体と、パッケージ本体に装着可能に形成さ
れた蓋体と、第１の接続体が表面に形成された電子素子
と、を準備し、電子素子をその裏面にて蓋体に貼着し、
蓋体を第２の接続体を介してパッケージ本体に載置し、
次いで、第１接続体を介して電子素子を内部電極に接続
すると共に蓋体を第２接続体を介してパッケージ本体に
固定することから成るので、より簡易な工程でより確実
な電気的接続が施されたパッケージ体を得ることができ
る。
【００１８】このため、本発明方法では、より簡易な工
程でより確実な電気的接続が施されたパッケージ体を得
ることができる。本発明のパッケージ実装方法は、第２
接続体を第１接続体と同一材料を主成分とし第１接続体
を介した接続及び第２接続体を介した固定を同一の工程
で行うように構成できる。
程でより確実な電気的接続が施されたパッケージ体を得
ることができる。本発明のパッケージ実装方法は、第２
接続体を第１接続体と同一材料を主成分とし第１接続体
を介した接続及び第２接続体を介した固定を同一の工程
で行うように構成できる。
【００１９】このように構成することにより、第１接続
体による接続及び第２接続体による固定のを同時に行う
ことができる。
体による接続及び第２接続体による固定のを同時に行う
ことができる。
【図１】本発明方法によるパッケージ構造の断面図であ
る。
る。
【図２】図１のハッケージ構造のパッケージ本体の平面
図である。
図である。
【図３】本発明のパッケージ実装方法の主要工程を示す
図である。
図である。
【図４】従来のパッケージ構造を示す断面図である。
１ 電子素子 １ａ 第１接続体 ２ 内部空間 ３ パッケージ本体 ４ 蓋体 ５ 電極配線 ６ 接着剤 ７ 第２接続体
Claims (4)
- 【請求項１】表面に電極配線が形成された凹部により画
成された内部空間を有するパッケージ本体と、前記パッ
ケージ本体に装着可能に形成された蓋体と、第１の接続
体が表面に形成された電子素子と、を準備し、前記電子
素子をその裏面にて前記蓋体に貼着し、前記蓋体を第２
の接続体を介して前記パッケージ本体に載置し、次い
で、前記第１接続体を介して前記電子素子を前記電極配
線に接続すると共に前記蓋体を前記第２接続体を介して
前記パッケージ本体に固定することから成ることを特徴
とする電子素子のパッケージ実装方法。 - 【請求項２】前記第１接続体を介した接続及び前記第２
接続体を介した固定を同一工程で行う請求項１に記載の
パッケージ実装方法。 - 【請求項３】前記第２接続体は前記蓋体の前記パッケー
ジ本体への載置に先だって前記蓋体に設けられる請求項
１に記載のパッケージ実装方法。 - 【請求項４】前記第１接続体を介した接続及び前記第２
接続体を介した固定は前記第１及び第２接続体の加熱に
よるリフローにより行う請求項１に記載のパッケージ実
装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3692696A JPH09232899A (ja) | 1996-02-23 | 1996-02-23 | 電子素子のパッケージ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3692696A JPH09232899A (ja) | 1996-02-23 | 1996-02-23 | 電子素子のパッケージ実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232899A true JPH09232899A (ja) | 1997-09-05 |
Family
ID=12483372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3692696A Pending JPH09232899A (ja) | 1996-02-23 | 1996-02-23 | 電子素子のパッケージ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09232899A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141761A (ja) * | 2000-10-31 | 2002-05-17 | Kinseki Ltd | 弾性表面波装置の封止方法 |
| US6543109B1 (en) | 1999-03-02 | 2003-04-08 | Murata Manufacturing Co., Ltd. | Method of manufacturing a surface acoustic wave apparatus |
-
1996
- 1996-02-23 JP JP3692696A patent/JPH09232899A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6543109B1 (en) | 1999-03-02 | 2003-04-08 | Murata Manufacturing Co., Ltd. | Method of manufacturing a surface acoustic wave apparatus |
| JP2002141761A (ja) * | 2000-10-31 | 2002-05-17 | Kinseki Ltd | 弾性表面波装置の封止方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6114635A (en) | Chip-scale electronic component package | |
| US6181015B1 (en) | Face-down mounted surface acoustic wave device | |
| US7868448B2 (en) | Electrical component and production thereof | |
| JP2001196488A (ja) | 電子部品装置及びその製造方法 | |
| EP1058306B1 (en) | Electronic component to be mounted on a circuit board having electronic circuit device sealed therein and method of manufacturing the same | |
| JP2004080221A (ja) | 弾性波デバイス及びその製造方法 | |
| US4864470A (en) | Mounting device for an electronic component | |
| JP2002135080A (ja) | 弾性表面波装置及びその製造方法 | |
| JPH1041420A (ja) | 高周波デバイスパッケージ | |
| JPH0818390A (ja) | 弾性表面波装置 | |
| JPH09232899A (ja) | 電子素子のパッケージ実装方法 | |
| JP3329175B2 (ja) | 弾性表面波デバイス及びその製造方法 | |
| JP2792377B2 (ja) | 半導体装置 | |
| JP3706226B2 (ja) | ボールグリッドアレイパッケージの中間体及び製造方法 | |
| EP0241236A2 (en) | Cavity package for saw devices and associated electronics | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JP2004158700A (ja) | 電子制御装置およびその製造方法 | |
| JPH01213018A (ja) | 弾性表面波ディバイスの構造 | |
| JP2004047897A (ja) | 電子部品および電子部品の製造方法 | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JPH02168640A (ja) | 異なる基板間の接続構造 | |
| JP2920066B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0493052A (ja) | 半導体集積回路装置 | |
| JPH09148878A (ja) | 弾性表面波デバイス | |
| JP2005064821A (ja) | 表面弾性波素子の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20040525 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040527 |