JPH04135318A - ゲートアレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は電圧の異なる複数の電源を使用する電子機器に
おけるゲートアレイに関する。

［従来の技術］ 第２図に示すように、例えば０〜５■の電圧で動作する
ゲートアレイ１１と、これと異なる電圧、例えば２〜５
■で動作するＩＣ（集積回路）とからなる電子機器にお
いては、これらの間のインターフェイスのためにトラン
ジスタ及び抵抗からなるレベルシフタ１２を設ける必要
がある。

［発明が解決しようとする課題］ 上記の如く、複数の電源を使用する電子機器においては
、従来、レベルシフタをゲートアレイの外部に配置する
ようにしているので、このためのスペースが必要となり
、またコストアップの要因となっている。

本発明は上記問題に鑑みなされたものであり、複数の電
源を使用する電子機器用のゲートアレイであって、電圧
の異なる電源で動作するＩＣ等の他の素子とのインター
フェイス機能を有するゲートアレイを提供することにあ
る。

［課題を解決するための手段］ 本発明の前記目的は、複数の電源を使用する電子機器用
のゲートアレイであって、所定の反転電位を有する回路
と該回路の出力に接続された論理回路を構成するＭＯＳ
）ランジスタとを備えており、前記ＭＯＳトランジスタ
と前記回路とが一体的に形成されていることを特徴とす
るゲートアレイによって達成される。

［作用コ 電圧の異なる他の電源に接続されたＩＣ等の他の素子か
らの入力信舟は所定の反転電位を有する回路に供給され
、内部論理回路に適合した電圧を有する信号に反転され
る。これにより、レベルシフタを用いることなくゲート
アレイと他の素子とのインターフェイスが可能になる。

［実施例］ 次に本発明の実施例を図面を参照して詳細に説明する。

第１図は本発明のゲートアレイの一実施例の回路図であ
る。同図に示すように該ゲートアレイは直列接続された
ＮチャンネルのＭＯＳ（メタルオキサイドセミコンダク
タ）トランジスタＴＲＩ及びＰチャンネルのＭＯＳトラ
ンジスタＴＲ２からなるインバータと該インバータの出
力に接続された内部論理回路１３とから構成される。

上記インバータの信号反転レベルを例えば３゜５ｖに設
定しておけば、入力端子１４に第３図にＡで示す信号波
形が供給されたとき出力端子１５に第３図にＢで示すよ
うな信号波形が得られ、内部論理回路１３に供給される
。

即ち、５■の電圧が入力端子１４に印加されるとＮチャ
ンネルのＭＯＳトランジスタＴＲＩがオンとなり、Ｐチ
ャンネルのＭＯＳ）ランジスタＴＲ２がオフとなるため
、出力端子１５に得られる電圧はＯＶとなる。

また、入力端子１４に２■の電圧が印加されるとトラン
ジスタＴＲＩ及びＴＲ２の両方がオンとなるがオン抵抗
の違いにより出力端子１５にはほぼ５ｖの電圧が得られ
る。

上記の直列接続されたＭＯＳ）ランジスタＴＲＩ及びＴ
Ｒ２からなるインバータの反転電位Ｖｔは次式で示され
る。

Ｖ　ｔ　＝　（Ｖ　ｃｃ　＋ｖ　ｔｈｔ’＋ｖ　ｔｈＮ
　Ｊ７Ｔ石）／（ｔ＋Ｊ石） 上式において、Ｖｃｃは電源電圧、Ｖ　ｌｈＰはトラン
ジスタＴＲ２のスレショルド電圧、ＶｔｈＮはトランジ
スタＴＲ２のスレショルド電圧、βＰはトランジスタＴ
Ｒ２のコンダクタンス、βＮはトランジスりＴＲＩのコ
ンダクタンスである。

Ｖｃｃが５ＶＳＶｌｈＰが一〇、　８Ｖ、　ＶｌｈＮ　
ｉ）＜＋Ｏ，ＳＶ、反転電位Ｖｔを３．５■とすると上
記式より関係式　βＮ／β、＝０．０６８が得られる。

従って、β、とβ、との比を約０．０６８とすることに
より、２〜５ｖで動作するＩＣとのインターフェイスが
可能なゲートアレイが提供される。

勿論、反転電位を変更できるようにしておけば様々な電
源との間のインターフェイスが可能になる。

第４図は３対のＭＯＳ）ランジスタを用意しておき、入
力端子の接続先を様々に変えることにより多数の種類の
電源に対応できるようにした例を示す。

第５図（Ａ）及び（Ｂ）は入力電圧が２ｖのときＮチャ
ネル及びＰチャネルの両方のトランジスタがオンとなり
直流電流が流れることを防止するようにした例を示す。

第６図（Ａ）は０〜３ｖで動作するＩＣと０〜５■で動
作するゲートアレイとのインターフエイスノ例、第６図
（Ｂ）　は１．５〜３．５Ｖで動作するＩＣと０〜５■
で動作するゲートアレイとのインターフェイスの例を示
している。

［発明の効果］ 本発明のゲートアレイは所定の反転電位を有する回路を
その入力に有しているので、レベルシフタを用いること
なく、真なる電圧の電源で動作するＩＣ等の他の素子と
の接続が可能になるという効果を有する。

【図面の簡単な説明】

第１゛図は本発明のゲートアレイの一実施例の回路図、
第２図はレベルシフタの配置された従来のゲートアレイ
の回路図、第３図は第１図のゲートアレイの入力信号及
び出力信号の波形図、第４図、第５図、及び第６図は本
発明のゲートアレイの他の実施例の回路図である。 １Ｇ・・・・・・Ｉ’Ｃ，１１・・・・・・ゲートアレ
イ、１２・・・・・・レベルシフタ、１３・・・・・・
内部論理回路、１４・・・・・・入力端子、１５・・・
・・・出力端子、ＴＲ１・・・・・・Ｎチャンネルトラ
ンジスタ、ＴＲ２・・・・・・Ｐチャンネルトランジス
タ。 第４図

Claims (1)

【特許請求の範囲】
1. 複数の電源を使用する電子機器用のゲートアレイであっ
   て、所定の反転電位を有する回路と該回路の出力に接続
   された論理回路を構成するＭＯＳトランジスタとを備え
   ており、前記ＭＯＳトランジスタと前記回路とが一体的
   に形成されていることを特徴とするゲートアレイ。