JPH04135342A - 出力バッファ型ａｔｍスイッチにおける出力バッファ制御方式 - Google Patents
出力バッファ型ａｔｍスイッチにおける出力バッファ制御方式Info
- Publication number
- JPH04135342A JPH04135342A JP2199657A JP19965790A JPH04135342A JP H04135342 A JPH04135342 A JP H04135342A JP 2199657 A JP2199657 A JP 2199657A JP 19965790 A JP19965790 A JP 19965790A JP H04135342 A JPH04135342 A JP H04135342A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- cell
- standard
- preferential
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は出力バッファ型ＡＴＭスイッチにおりる出力バ
ッファ制御方式に関する。
ッファ制御方式に関する。
従来の出力バッファ型ＡＴＭ （非同期転送モード）ス
イッチにおける出力バッファ制御方式でセルの優先処理
を行う場合には、標準セル用のバッファと優先セル用の
バッファと２つの専用バッファを使用している。
イッチにおける出力バッファ制御方式でセルの優先処理
を行う場合には、標準セル用のバッファと優先セル用の
バッファと２つの専用バッファを使用している。
上述した従来のセル優先処理機能をもつ出力バッファ型
ＡＴＭスイッチにおける出力バッファ制御方式では、用
意したいずれかのバッファがオーバーフローするとセル
廃棄となってしまうため、ｎ個分の連続入力に対してセ
ル廃棄が起こらないことを保証するには、漂準セル用の
バッファおよび優先セル用のバッファにそれぞれｎ個の
レジスタを用意せねばならす、バッファのメモリザイス
が大規模化するという問題点がある。
ＡＴＭスイッチにおける出力バッファ制御方式では、用
意したいずれかのバッファがオーバーフローするとセル
廃棄となってしまうため、ｎ個分の連続入力に対してセ
ル廃棄が起こらないことを保証するには、漂準セル用の
バッファおよび優先セル用のバッファにそれぞれｎ個の
レジスタを用意せねばならす、バッファのメモリザイス
が大規模化するという問題点がある。
本発明の方式は、標準セル用バッファと優先セル用バッ
ファとを設けてセルの優先処理を行う出力バッファ型Ａ
ＴＭスイッチにおける出力バッファ制御方式において、
前記優先セル用バッファの一部を優先セル用に切り替え
て使用させるバッファ制御回路を備えている。
ファとを設けてセルの優先処理を行う出力バッファ型Ａ
ＴＭスイッチにおける出力バッファ制御方式において、
前記優先セル用バッファの一部を優先セル用に切り替え
て使用させるバッファ制御回路を備えている。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は、本発明の一実施例を示すブロック図である。
同図において、参照番号］は入力セル分配器、２は標準
／優先切り替え用バッファ、３は分配器、４は標準セル
用固定バッファ、５は優先セル用固定バッファ、６は選
択回路、７は制御回路、また、８〜１７はセル伝送用の
信号線、１８〜２０は制御信号線である。
／優先切り替え用バッファ、３は分配器、４は標準セル
用固定バッファ、５は優先セル用固定バッファ、６は選
択回路、７は制御回路、また、８〜１７はセル伝送用の
信号線、１８〜２０は制御信号線である。
信号線８は入力セル信号を′ｊ、える１３ツ線、信号線
９は標準セルを入力セル分配器１から直接に標準セル用
固定バッファ４に送信する信号線、信号線１０は標準セ
ルまたは優先セルを標準／優先切り替え用バッファ２に
送信する信号線、信号線１１は優先セルを優先セル用固
定バッファ５に送信する信号線、信号線１２は標準／優
先切り替え用バッファ２の出力信号を分配器３に送信す
る信号線、信号線１３は分配器３から標準セル用固定バ
ッファ４に送信する信号線、信号線１４は分配器３から
優先セル用固定バッファ５に送信する信号線、信号線１
５．１６は標準セル用固定バッファ４、優先セル用固定
バッファ５の出力信号をｊハ択回路６に送信する信号線
、信号線１８は優先セル用固定バッファ５の空き領域が
なくなったことを制御回路７に通知する信号線、信号線
１つ、２０は制御回路７が入力セル分配器１１分配器３
に対してセル分配方法を指示する信号線である。
９は標準セルを入力セル分配器１から直接に標準セル用
固定バッファ４に送信する信号線、信号線１０は標準セ
ルまたは優先セルを標準／優先切り替え用バッファ２に
送信する信号線、信号線１１は優先セルを優先セル用固
定バッファ５に送信する信号線、信号線１２は標準／優
先切り替え用バッファ２の出力信号を分配器３に送信す
る信号線、信号線１３は分配器３から標準セル用固定バ
ッファ４に送信する信号線、信号線１４は分配器３から
優先セル用固定バッファ５に送信する信号線、信号線１
５．１６は標準セル用固定バッファ４、優先セル用固定
バッファ５の出力信号をｊハ択回路６に送信する信号線
、信号線１８は優先セル用固定バッファ５の空き領域が
なくなったことを制御回路７に通知する信号線、信号線
１つ、２０は制御回路７が入力セル分配器１１分配器３
に対してセル分配方法を指示する信号線である。
なお、標準／優先切り暫え用バッファ２、標準セル用固
定バッファ４、優先セル用バッファのそれぞれに１１個
のレジスタを４１している。
定バッファ４、優先セル用バッファのそれぞれに１１個
のレジスタを４１している。
初期状態（優先セル用固定バッファ５に空きがある場合
）では、制御口ｉｉ’８７は、入力セル分配器１に入力
されるセルのうち標準セルを標準／優先切り替え用バッ
ファ２に送信し、優先セルを優先セル用固定バッファ５
に送信する。また、分配器３の出力を標準セル用固定バ
ッファ４につなぐ。
）では、制御口ｉｉ’８７は、入力セル分配器１に入力
されるセルのうち標準セルを標準／優先切り替え用バッ
ファ２に送信し、優先セルを優先セル用固定バッファ５
に送信する。また、分配器３の出力を標準セル用固定バ
ッファ４につなぐ。
優先セル用固定バッファ５の空きがなくなると、標準／
優先切り替え用バッファ２に残っている標準セルをすべ
て廃棄した後、入力セル分配器１に入力される標準セル
を標準セル用固定バッファ４に送信し、優先セルを標準
／優先切り替え用バッファ２に送信する。また分配器３
の出力を優先セル用固定バッファ５につなぐ。
優先切り替え用バッファ２に残っている標準セルをすべ
て廃棄した後、入力セル分配器１に入力される標準セル
を標準セル用固定バッファ４に送信し、優先セルを標準
／優先切り替え用バッファ２に送信する。また分配器３
の出力を優先セル用固定バッファ５につなぐ。
標準／優先切り替え用バッファ２内の優先セルがなくな
り、さらに、優先セル用固定バッファ５に空きが発生ず
ると、初期状態に戻る。
り、さらに、優先セル用固定バッファ５に空きが発生ず
ると、初期状態に戻る。
以上の動作によって、ｎ個のレジスタバッファを３面用
意するだけで、セル（標準セル士優先セル）２ｎ個分の
連続入力に対してセル廃棄が起こらないことを保証する
ことができる。
意するだけで、セル（標準セル士優先セル）２ｎ個分の
連続入力に対してセル廃棄が起こらないことを保証する
ことができる。
標準セル用固定バッファ４として、Ｘ個のレジスタ、標
準／優先切り替え用バッファ２としてｙ個のレジスタ、
優先セル用固定バッファ５として２個のレジスタを用意
すれば、ＭＩＮ （ｘ＋ｙ。
準／優先切り替え用バッファ２としてｙ個のレジスタ、
優先セル用固定バッファ５として２個のレジスタを用意
すれば、ＭＩＮ （ｘ＋ｙ。
ｘ−１−ｚ、ｙ＋ｚ）個分のセル連続入力に対してセル
廃棄が起こらないことを保証することができる。
廃棄が起こらないことを保証することができる。
本発明によれば、セル優先処理のために要するレジツタ
バッファ数を従来よりも大幅に削減でき、より経済的な
回路構成を実現できるという効果が得られる。
バッファ数を従来よりも大幅に削減でき、より経済的な
回路構成を実現できるという効果が得られる。
第１図は本発明の一実施例を示すブロック図である。
１・・・入力セル分配器、２・・・標準／優先切り替え
用バッファ、３・・・分配器、４・・・標準セル用固定
バッファ、５・・・優先セル用固定バッファ、６・・・
選択回路、８〜１７・・・セル伝送用信号線、１８〜２
０・・・制御信号線。
用バッファ、３・・・分配器、４・・・標準セル用固定
バッファ、５・・・優先セル用固定バッファ、６・・・
選択回路、８〜１７・・・セル伝送用信号線、１８〜２
０・・・制御信号線。
Claims (1)
- 標準セル用バッファと優先セル用バッファとを設けてセ
ルの優先処理を行う出力バッファ型ＡＴＭスイッチにお
ける出力バッファ制御方式において、前記優先セル用バ
ッファの一部を優先セル用に切り替えて使用させるバッ
ファ制御回路を備えていることを特徴とする出力バッフ
ァ型ＡＴＭスイッチにおける出力バッファ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2199657A JPH04135342A (ja) | 1990-07-27 | 1990-07-27 | 出力バッファ型ａｔｍスイッチにおける出力バッファ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2199657A JPH04135342A (ja) | 1990-07-27 | 1990-07-27 | 出力バッファ型ａｔｍスイッチにおける出力バッファ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04135342A true JPH04135342A (ja) | 1992-05-08 |
Family
ID=16411476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2199657A Pending JPH04135342A (ja) | 1990-07-27 | 1990-07-27 | 出力バッファ型ａｔｍスイッチにおける出力バッファ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04135342A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283813A (ja) * | 1994-04-05 | 1995-10-27 | Nec Corp | 出力バッファ型ａｔｍスイッチ |
-
1990
- 1990-07-27 JP JP2199657A patent/JPH04135342A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283813A (ja) * | 1994-04-05 | 1995-10-27 | Nec Corp | 出力バッファ型ａｔｍスイッチ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5473598A (en) | Routing method and apparatus for switching between routing and conversion tables based on selection information included in cells to be routed | |
| EP0245996B1 (en) | Method of and switch for switching information | |
| US4744078A (en) | Multiple path multiplexed host to network data communication system | |
| JP3178949B2 (ja) | Ａｔｍスイッチ方式 | |
| JPH0771111B2 (ja) | パケツト交換処理装置 | |
| US5414696A (en) | Cell exchanging apparatus | |
| US6570845B1 (en) | Switching system including a mask mechanism for altering the internal routing process | |
| KR920008452B1 (ko) | 데이터통신에 적합한 버스구성 | |
| JPH0799831B2 (ja) | Ａｔｍ通信システム用単位セルスイッチ | |
| JP3370025B2 (ja) | スイッチ装置 | |
| JPH04135342A (ja) | 出力バッファ型ａｔｍスイッチにおける出力バッファ制御方式 | |
| EP1031092A1 (en) | Byte alignment method and apparatus | |
| CN102158402B (zh) | 一种纵横式交换矩阵缓存信元的方法及装置 | |
| JPS6361530A (ja) | パケツトスイツチ | |
| JPH04334145A (ja) | セル交換装置のバッファ回路 | |
| JPS61144945A (ja) | パケツト交換方式 | |
| JPH0364228A (ja) | Ａｔｍ階層バッファメモリの構成法 | |
| JPH01225261A (ja) | パケット送信装置 | |
| JP3536789B2 (ja) | Ａｔｍ交換機及びトラヒックシェーパ管理方法 | |
| JPS6277666A (ja) | バツフア回路 | |
| JP3786184B2 (ja) | パケット交換スイッチングシステム | |
| JPH03282663A (ja) | チャネル装置 | |
| JPH03116350A (ja) | データ転送のバス構造 | |
| JP2003023684A (ja) | スイッチングシステム | |
| JPS6086650A (ja) | ダイレクト・メモリ・アクセス制御方式 |