JPH03282663A - チャネル装置 - Google Patents
チャネル装置Info
- Publication number
- JPH03282663A JPH03282663A JP8272090A JP8272090A JPH03282663A JP H03282663 A JPH03282663 A JP H03282663A JP 8272090 A JP8272090 A JP 8272090A JP 8272090 A JP8272090 A JP 8272090A JP H03282663 A JPH03282663 A JP H03282663A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- data
- circuits
- buffer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 67
- 230000002093 peripheral effect Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置における周辺装置と中央処理装置
（以下ＣＰＵという）との間のデータ転送を司るチャネ
ル装置に関する。
（以下ＣＰＵという）との間のデータ転送を司るチャネ
ル装置に関する。
従来、この種のチャネル装置は、ＣＰＵと周辺装置との
間のデータ転送を平準化するためにデータバッファを有
し、このデータバッファの容量は周辺装置の転送能力と
ＣＰＵの処理能力とにより設定されている。
間のデータ転送を平準化するためにデータバッファを有
し、このデータバッファの容量は周辺装置の転送能力と
ＣＰＵの処理能力とにより設定されている。
上述した従来のチャネル装置は、周辺装置の転送能力か
上るにつれて、データバッファの容量を増す必要かあり
、転送速度に従って個別のチャネル装置を設計し設置す
る必要があるという煩雑さかある。また、高速の転送速
度用に設けられたチャネル装置に低速な周辺装置を接続
した場合には、不必要な大容量のバッファのなめに設備
に無駄が生じるという欠点がある。
上るにつれて、データバッファの容量を増す必要かあり
、転送速度に従って個別のチャネル装置を設計し設置す
る必要があるという煩雑さかある。また、高速の転送速
度用に設けられたチャネル装置に低速な周辺装置を接続
した場合には、不必要な大容量のバッファのなめに設備
に無駄が生じるという欠点がある。
本発明のチャネル装置は、転送データを一時保持するデ
ータバッファとこのデータバッファを制御するバッファ
制御回路とを有するチャネル回路を複数有するチャネル
装置において、他のチャンネル回路への入力データを自
分のチャンネル回路のデータバッファへ供給する第１の
切換え手段と、他のチャンネル回路のデータバッファの
出力を自分のチャンネル回路のデータとして選択出力す
る第２の切換え手段と、他のチャンネル回路のバッファ
制御回路からの制御信号を自分のチャンネル内のデータ
バッファの制御信号に切換える第３の切換え手段とを有
することにより構成される。
ータバッファとこのデータバッファを制御するバッファ
制御回路とを有するチャネル回路を複数有するチャネル
装置において、他のチャンネル回路への入力データを自
分のチャンネル回路のデータバッファへ供給する第１の
切換え手段と、他のチャンネル回路のデータバッファの
出力を自分のチャンネル回路のデータとして選択出力す
る第２の切換え手段と、他のチャンネル回路のバッファ
制御回路からの制御信号を自分のチャンネル内のデータ
バッファの制御信号に切換える第３の切換え手段とを有
することにより構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のフロック図て、チャネル装
置かチャネル回路１．２．３．４のそれぞれが独立にデ
ータ転送を司ることができる４台のチャネル回路を有し
、チャネル回路１かチャネル回路２，３．４の任意のチ
ャネル回路のデータバッファを利用でき、チャネル回路
３がチャネル回路４のデータバッファを利用できる場合
を示している。第１図においてチャネル回路］はデータ
バッファ１１．バツフア制御回路コ−２およびマルチプ
レクサ１３を有し、チャネル回ｌ￥８２はデータバッフ
ァ２１−、バッファ制御回Ｆｌ＆２２およびマルチプレ
クサ２３．２４を有し、チャネル回路３はデータバッフ
ァ３１．バッファ制御回路３２およびマルチプレクサ３
３．３４を有し、チャネル回路４はデータバッファ４１
．バッファ制御回路４２およびマルチプレクサ４３．４
４を有する構成になっている。
置かチャネル回路１．２．３．４のそれぞれが独立にデ
ータ転送を司ることができる４台のチャネル回路を有し
、チャネル回路１かチャネル回路２，３．４の任意のチ
ャネル回路のデータバッファを利用でき、チャネル回路
３がチャネル回路４のデータバッファを利用できる場合
を示している。第１図においてチャネル回路］はデータ
バッファ１１．バツフア制御回路コ−２およびマルチプ
レクサ１３を有し、チャネル回ｌ￥８２はデータバッフ
ァ２１−、バッファ制御回Ｆｌ＆２２およびマルチプレ
クサ２３．２４を有し、チャネル回路３はデータバッフ
ァ３１．バッファ制御回路３２およびマルチプレクサ３
３．３４を有し、チャネル回路４はデータバッファ４１
．バッファ制御回路４２およびマルチプレクサ４３．４
４を有する構成になっている。
次に各機能ブロックについて説明を進める。データバッ
ファ１１，２１．３１および４１は中央処理装置と各周
辺装置との間のデータを一時保持するデータバッファで
ある。バッファ制御回路１２．２２．３２および４２は
各データの管理制御を行う制御回路て、４つのバッファ
分のデータを管理できるようになっている。マルチプレ
クサコ−３はデータバッファ１１，２］、、３１および
４１の出力を切換え、チャネル回路１の出力としてデー
タを出力するものである。マルチプレクサ２３はチャネ
ル回路１および２のデータを切換え、データバッファ２
］に入力するもので、マルチプレクサ２４はバッファ制
御回路１２および２２の制御信号を切換えデータバッフ
ァ２１に供給するものである。マルチプレクサ３３はチ
ャネル回路１および３のデータを切換え、データバッフ
ァ３１に入力するもので、マルチプレクサ３４はバッフ
ァ制御回路］２および３２の制御信号を切換え、データ
バッファ３コ−に供給するもので、マルチプレクサ３５
はデータバッファ３１および４］の出力を切換え出力す
るものである。マルチプレクサ４３はチャネル回路１，
３および４の入カテ゛−タを切換え、データバッファ４
１に供給するものて、マルチプレクサ４４はバッファ制
御回路１２．３２および４２の制御信号を切換え、デー
タバッファ４１に供給するものである。
ファ１１，２１．３１および４１は中央処理装置と各周
辺装置との間のデータを一時保持するデータバッファで
ある。バッファ制御回路１２．２２．３２および４２は
各データの管理制御を行う制御回路て、４つのバッファ
分のデータを管理できるようになっている。マルチプレ
クサコ−３はデータバッファ１１，２］、、３１および
４１の出力を切換え、チャネル回路１の出力としてデー
タを出力するものである。マルチプレクサ２３はチャネ
ル回路１および２のデータを切換え、データバッファ２
］に入力するもので、マルチプレクサ２４はバッファ制
御回路１２および２２の制御信号を切換えデータバッフ
ァ２１に供給するものである。マルチプレクサ３３はチ
ャネル回路１および３のデータを切換え、データバッフ
ァ３１に入力するもので、マルチプレクサ３４はバッフ
ァ制御回路］２および３２の制御信号を切換え、データ
バッファ３コ−に供給するもので、マルチプレクサ３５
はデータバッファ３１および４］の出力を切換え出力す
るものである。マルチプレクサ４３はチャネル回路１，
３および４の入カテ゛−タを切換え、データバッファ４
１に供給するものて、マルチプレクサ４４はバッファ制
御回路１２．３２および４２の制御信号を切換え、デー
タバッファ４１に供給するものである。
次に各チャネル回路の動作について説明を進めると、チ
ャネル回路１，２．３および４が個別に動作する場合に
は、各マルチプレクサは自チャンネルの入力データ、出
力データおよび゛バッファ制御信号を選択する。即ち各
チャネル回路はそれぞれのバッファ制御回路の制御によ
って動作しデータ転送を行う。
ャネル回路１，２．３および４が個別に動作する場合に
は、各マルチプレクサは自チャンネルの入力データ、出
力データおよび゛バッファ制御信号を選択する。即ち各
チャネル回路はそれぞれのバッファ制御回路の制御によ
って動作しデータ転送を行う。
データ転送速度が速く、より大きなバッファ容量を必要
とする場合には、例えはチャネル回路１はチャネル回路
２のデータバッファ２１を、チャネル回路３はチャネル
回路４のデータバッファ４１を利用する。この場合には
マルチプレクサ２３はチャネル回路１のデータを、マル
チプレクサ２４はバッファ制御口Ｆ１８］、 ２の制御
信号を供給する。バッファ制御回路１２はデータバッフ
ァ］］と２１とを制御し、入力データバッファ１１およ
び２］に振りわけて格納し、マルチプレクサ１３を用い
データバッファ１１と２１との出力を切換え出力させる
ことにより、倍の容量を持ったチャネルとして動作する
。同様にバッファ制御回路３２はデータバッファ４１を
利用し、倍のハッファ容量を持ったチャネルとして動作
できる。
とする場合には、例えはチャネル回路１はチャネル回路
２のデータバッファ２１を、チャネル回路３はチャネル
回路４のデータバッファ４１を利用する。この場合には
マルチプレクサ２３はチャネル回路１のデータを、マル
チプレクサ２４はバッファ制御口Ｆ１８］、 ２の制御
信号を供給する。バッファ制御回路１２はデータバッフ
ァ］］と２１とを制御し、入力データバッファ１１およ
び２］に振りわけて格納し、マルチプレクサ１３を用い
データバッファ１１と２１との出力を切換え出力させる
ことにより、倍の容量を持ったチャネルとして動作する
。同様にバッファ制御回路３２はデータバッファ４１を
利用し、倍のハッファ容量を持ったチャネルとして動作
できる。
さらに速いデータ転送を必要とする場合には、例えはチ
ャネル回路１はチャネル回路２，３および４のデータバ
ッファを使用し、４倍の容量を持つチャネル回路として
動作させる。この場合、マルチプレクサ２３．３３およ
び４３はそれぞれ入力データとしてチャネル回路１−の
入力データを入力し、マルチプレクサ２４，３４および
４４はそれぞれバッファ制御回路１２の制御信号を選択
し、各データバッファはバッファ制御回路１の制御下て
動作する。マルチプレクサ１３は各データバッファの出
力を選択出力する。
ャネル回路１はチャネル回路２，３および４のデータバ
ッファを使用し、４倍の容量を持つチャネル回路として
動作させる。この場合、マルチプレクサ２３．３３およ
び４３はそれぞれ入力データとしてチャネル回路１−の
入力データを入力し、マルチプレクサ２４，３４および
４４はそれぞれバッファ制御回路１２の制御信号を選択
し、各データバッファはバッファ制御回路１の制御下て
動作する。マルチプレクサ１３は各データバッファの出
力を選択出力する。
以上説明したように本発明は、複数のチャネル回路に有
するデータバッファの制御信号、データ入力およびデー
タ出力にマルチプレクサを設けて、データバッファを統
合・分離して使用することにより、転送速度の異なる周
辺装置を同一のチャネル装置で転送制御ができるという
効果がある。
するデータバッファの制御信号、データ入力およびデー
タ出力にマルチプレクサを設けて、データバッファを統
合・分離して使用することにより、転送速度の異なる周
辺装置を同一のチャネル装置で転送制御ができるという
効果がある。
第１図は本発明の一実施例のブロック図である。
］、、２，３．４・・・・・・チャネル回路、１１，２
１．。 ３１．４１・・・・・・データバッファ、１２２２３２
．４２・・・・バッファ制御回路、１．３，２３゜３３
．３４．３５，４３．４４・・・・マルチプレクサ。
１．。 ３１．４１・・・・・・データバッファ、１２２２３２
．４２・・・・バッファ制御回路、１．３，２３゜３３
．３４．３５，４３．４４・・・・マルチプレクサ。
Claims (1)
- 転送データを一時保持するデータバッファとこのデータ
バッファを制御するバッファ制御回路とを有するチャネ
ル回路を複数有するチャネル装置において、他のチャン
ネル回路への入力データを自分のチャンネル回路のデー
タバッファへ供給する第１の切換え手段と、他のチャン
ネル回路のデータバッファの出力を自分のチャンネル回
路のデータとして選択出力する第２の切換え手段と、他
のチャンネル回路のバッファ制御回路からの制御信号を
自分のチャンネル内のデータバッファの制御信号に切換
える第３の切換え手段とを有することを特徴とするチャ
ネル装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8272090A JPH03282663A (ja) | 1990-03-29 | 1990-03-29 | チャネル装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8272090A JPH03282663A (ja) | 1990-03-29 | 1990-03-29 | チャネル装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03282663A true JPH03282663A (ja) | 1991-12-12 |
Family
ID=13782247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8272090A Pending JPH03282663A (ja) | 1990-03-29 | 1990-03-29 | チャネル装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03282663A (ja) |
-
1990
- 1990-03-29 JP JP8272090A patent/JPH03282663A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5208491A (en) | Field programmable gate array | |
| US5680594A (en) | Asic bus interface having a master state machine and a plurality of synchronizing state machines for controlling subsystems operating at different clock frequencies | |
| JP3557625B2 (ja) | 情報処理装置 | |
| US5070449A (en) | Bus interface controller for computer graphics | |
| JPH03282663A (ja) | チャネル装置 | |
| JPS61156363A (ja) | デ−タ処理装置 | |
| JPH0514302B2 (ja) | ||
| JPH04250549A (ja) | チャネル装置 | |
| JPH01267475A (ja) | 論理集積回路 | |
| JP2510088Y2 (ja) | マトリクススイツチ回路 | |
| JP2569765B2 (ja) | 信号処理集積回路装置 | |
| JPH04135342A (ja) | 出力バッファ型ａｔｍスイッチにおける出力バッファ制御方式 | |
| JPS635455A (ja) | バス接続方式 | |
| KR100383130B1 (ko) | 분산 제어 시스템에 사용되는 스위치 소자 | |
| JPH05153073A (ja) | 多重化回路 | |
| JPH0282342A (ja) | データ通信装置 | |
| JPH02207321A (ja) | 双方向ｆｉｆｏメモリ | |
| JPH10173515A (ja) | Ｆｐｇａ装置 | |
| JPS62163130A (ja) | マイクロコンピユ−タの動作速度制御装置 | |
| JPS58222328A (ja) | チヤネルスイツチ装置 | |
| JPH096495A (ja) | バス接続制御システム | |
| JPH01233649A (ja) | バス回路 | |
| JPH02278361A (ja) | 切り換え式マルチチャネルｄｍａコントローラ | |
| JPH0314018A (ja) | 入出力回路 | |
| JPH08297651A (ja) | アレイプロセッサ |