JPH041371B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はデータ処理システムに関する。一層詳
しく言えば、本発明はこのようなシステムをテス
トする装置に関する。

データ処理システムをテストする従来の装置が
英国特許明細書第1536147号に記載されている。
この英国特許明細書では、システムの内部データ
記憶回路が相互に接続してあつて複数の直列シフ
ト・レジスタ経路を構成している。通常は、これ
らの経路は機能抑止状態にあり、シフトするのを
阻止されている。しかしながら、診断作動モード
では、或る選択された経路を使用可能とし、その
内容をシフトできるようにする。これにより、テ
スト・パターンがその経路の記憶回路に直列でシ
フトされ得、こうして、これら記憶回路の内容が
シフト・アウトされて点検を受けることができ
る。

データ処理システムは、普通、複数のモジユー
ル、たとえば、大規模集積回路（LSI）チツプで
構成されている。各モジユールは上記したように
いくつかのシフト・レジスタ経路を含んでいるこ
とが望ましい。しかしながら、この場合次のよう
な問題が生じる。すなわち、モジユールのピンま
たは端子の数が限られ、それゆえに、経路に必要
なすべての接続を行ない、選択、制御、データ入
出力に利用できるピンが充分にないことがあると
いう問題がある。本発明の一目的はこの問題を軽
減することにある。

本発明によれば、複数の直列シフト・レジスタ
経路を包含するデータ処理モジユールであつて、
これらの直列シフト・レジスタ経路がモジユール
上の共通の入力、出力端子の間に並列に接続して
あり、さらに、経路の１つを選択してテストデー
タおよび結果をその経路を通して直列にシフトさ
せる選択手段が設けてあるデータ処理モジユール
において、前記選択手段が、 (a) 共通の入力端子に接続した制御シフト・レジ
スタと、 (b) 制御シフト・レジスタが共通の入力端子から
直列にシフトするように制御メツセージを受け
るのを可能とし、この制御メツセージが経路の
１つを識別する情報を含んでいる手段と、 (c) 制御シフト・レジスタ内の制御メツセージに
応答してそのメツセージによつて識別される経
路を選択する手段と を包含することを特徴とするデータ処理モジユー
ルを得ることができる。

ここで、共通入力端子がデータを経路にシフト
するばかりでなく、シフトに必要な経路を選択す
る制御メツセージを受けるのにも使用されること
は了解されたい。これにより、必要端子数を大幅
に節減できる。

制御メツセージは経路あるいは選択経路に対す
る作動モードを特定するフアンクシヨン・コード
を含んでいてもよい。

本発明によるデータ処理システムの１つを以
下、添付図面を参照しながら説明する。

全体的な説明 第１図を参照して、データ処理システムは複数
のプリント配線ボード１０を包含する。各ボード
は複数の大規模集積回路（LSI）チツプ１１を支
持している。これらのチツプの各々は二安定素子
やレジスタのようなデータ記憶回路を包含し、こ
れらの記憶回路は論理ゲートやマルチプレクサの
ような組合わせ論理回路と接続してシステムの正
規の処理動作に必要な処理回路を形成している。
これらの処理回路やそれが相互接続する方法は本
発明の部分を構成しないので、ここでは詳しく説
明しない。

相互接続して正規処理回路を形成すると共に、
データ記憶回路は診断やテストを行なえるように
直列にも相互に接続されて各チツプに４つのシフ
ト・レジスタ経路１２を形成する。代表的なもの
を挙げると、各経路は72までの個々のビツトを包
含し得る。通常は、すべてのチツプ内のすべての
経路は機能抑止状態にあり、その内容をシフトす
るのを妨げられている。この状態で、データ記憶
回路はそれぞれの正規処理機能を果たす。しかし
ながら、診断動作モードでは、１つの経路が選択
され、シフト作用可能とされる。これで、テス
ト・パターンがこの選択経路の記憶回路にシフト
可能となり、選択経路の内容を順次読出すことが
できる。

このシステムは診断ユニツト１３も包含し、こ
の診断ユニツトは経路の選択を制御し、テスト・
パターンを発生し、経路の内容を受取つてそれを
点検する。診断ユニツト１３はライン１４に直列
データ入力信号LDIを発生し、これはすべてのボ
ード１０に分配され、各チツプ１１の直列入力端
子１５に送られる。この端子１５はチツプの経路
１２のすべての入力部に並列に接続してある。

経路の内容はマルチプレクサ１６に送られ、こ
れは出力の１つを選択し、制御信号GO＝１のと
き、マルチプレクサ１８を介して直列出力端子１
７にこの出力を送る。（信号GOはすべてのチツ
プに送られる。）出力端子１７はボードの他のチ
ツプからの同様な出力を持つマルチプレクサ１９
に接続している。マルチプレクサ１９の出力部は
他のボードからの同様な出力を持つ別のマルチプ
レクサ２０に接続しており、直列データ出力信号
LDOを発生し、これは診断ユニツト１３にもど
される。

各ボードはマスタ・シフト・レジスタと呼ぶシ
フト・レジスタ２１を包含する。通常は、このレ
ジスタは機能抑止状態にあり、その内容をシフト
するのを妨げられている。レジスタ２１は診断ユ
ニツトからのボード選択信号BSELによつて使用
可能となる。このとき、このレジスタは、クロツ
ク信号CLKの制御の下にライン１４から一度に
１ビツトずつそこにシフトされるメツセージを持
つ（このクロツク信号はチツプ１１のすべてに送
られる）。データもレジスタ２１からシフトされ、
マルチプレクサ１９を通して診断ユニツトにもど
される。

マスタ・シフト・レジスタ２１にシフトされる
メツセージはチツプ１１の１つを識別するチツプ
選択コードを含む。これはデコーダ回路２２によ
つて復号化され、その特定のチツプに対するチツ
プ選択信号CSELを発生する。或る値のチツプ選
択コードは放送コードとして作用し、デコーダ２
２の出力をすべて使用可能にし、チツプ選択信号
CSELをすべてのチツプに同時に送る。

各チツプは制御シフト・レジスタと呼ぶシフ
ト・レジスタ２３を含む。通常は、このレジスタ
ぱ機能抑止状態にある。レジスタ２３はチツプ選
択信号CSELのAND可能および制御信号GOの反
転によつて使用可能とされる。このとき、レジス
タ２３はクロツクCLKの制御の下に端子１５か
ら一度に１ビツトずつそこにシフトされるメツセ
ージを有する。データもこのレジスタからシフ
ト・アウトされ、GO＝０のとき、マルチプレク
サ１８によつて診断ユニツトにもどされる。

制御シフト・レジスタ２３にシフトされたメツ
セージはチツプ上の４つの経路１２のうちの１つ
を特定する経路選択コードを含む。このコードは
マルチプレクサ１６を制御して特定経路の出力部
を選択する。このコードはデコーダ回路２４によ
つても復号化され、特定経路のための経路選択信
号LSELを発生する。

このメツセージはループ・フアンクシヨン・コ
ードも含み、このコードは経路についての所望の
動作モードを特定する。これはデコーダ回路２５
によつて復号化され、経路に対するフアンクシヨ
ン制御信号FNを発生する。フアンクシヨン制御
信号の最初の３つは次の意味を持つ。

RUN：チツプ内のすべての経路が正規のRUN
動作モードに置かれ、チツプのすべてのデータ記
憶回路がそれぞれ正規の処理機能を果たす。

HOLD：チツプ内にすべての経路がホール
ド・モードに置かれ、それぞれの内容が凍結さ
れ、重ねて書込みを行なうのを防いでいる。

SHIFT：経路選択信号LSELによつて特定さ
れた経路の１つがSHIFTモードに置かれ、その
内容が各クロツクパルス毎に１ステツプずつ第１
図で見て左から右にシフトされる。同時に、チツ
プの残りに３つの経路がHOLDモードに置かれ
る。

機能制御信号はGO＝１の場合のみ有効であ
り、GO＝０のときはすべての経路は凍結され
る。

動作 最初に、各チツプの制御シフト・レジスタ２３
がRUNフアンクシヨン・コードを含み、GO＝１
と仮定すると、すべての処理回路は通常次のよう
に作動する。

(a) まず、GO信号が取出される。これは処理回
路の動作を一時的に凍結する。

(b) 次に、ボード選択信号BSELがボードの１つ
またはそれ以上のものに与えられ、その（また
は各）ボードのマスタ・シフト・レジスタ２１
を使用可能とする。

(c) このとき、ライン１４を通して、選択された
ボードのマスタ・シフト・レジスタ２１にメツ
セージがシフトされる。これはボード内のチツ
プを１つ選択する（あるいは、放送コードの場
合には、ボード上のすべてのチツプを選択す
る）。

(d) これで、信号BSELが除かれ、これ以上のデ
ータがマスタ・シフト・レジスタにシフトされ
るのを防ぐ。

(e) ここで、ライン１４を通して、その（あるい
は、各）選択されたチツプの制御シフト・レジ
スタ２３にメツセージがシフトされる。これは
必要な経路を選択させ、経路に対する機能制御
信号を発生する。

(f) GO信号が再格納される。

たとえば、上記の手順は次の要領で使用され得
る。

(a) 放送コードを用いて、システム内にすべての
経路をHOLDモードにセツトする。

(b) 次に、１つの選択された経路がSHIFTモー
ドにセツトされ、その内容を診断ユニツト１３
にシフト・アウトされて点検を受けると共に、
テスト・パターンが診断ユニツトからこの経路
にシフトされる。

(c) 最後に、放送コードが再び使用されて全経路
をRUNモードにもどす。

要するに、個々の経路が３段階のプロセスによ
つて選定されるわけである。最初に、ボードが選
択され、次にそのボード上の１つのチツプが選択
され、次にそのチツプ内の１つの経路が選択され
るのである。チツプおよび経路はライン１４を通
して順次診断ユニツト１３から送られてくるメツ
セージによつて選択される。各チツプ１１はこれ
らのメツセージを受取るのにただ１つの入力端子
１５を持つだけでよく、この同じ端子を経路１２
に対する入力データを受取るのにも用いる。

可能性のある変形例 上記のシステムにおいて、デコーダ２２は各チ
ツプ１１に対して別々のチツプ選択ラインCSEL
を有する。したがつて、たとえば、１グループ10
個のチツプがあれば、このようなラインが10本あ
ることになる。これはデコーダ２２（これ自体が
LSIチツプである可能性がある）で利用できる出
力ピンが充分にない場合には問題となるかも知れ
ない。

第２図を参照して、ここに示す上記システムの
変形例において、１グループ10個のチツプのうち
１個をデコーダ２２から通じる５本１組の選択ラ
イン３０によつて選択する。これらのラインはツ
ー・アウト・オブ・フアイブ・コードを搬送し、
このコードは次のようにしてチツプの１つを識別
する。

チツプ番号 コード ０ 10001 １ 10010 ２ 10100 ３ 11000 ４ 01001 ５ 01010 ６ 01100 ７ 00101 ８ 00110 ９ 00011 図示のように、各チツプは２つの選択端子３
１，３２を有し、これらの端子はそのチツプに対
するコードの２つのものに相当する２つのライン
３０に接続してある。たとえば、第０番のチツプ
の端子３１，３２はライン３０のうちの最初と最
後のものに接続してある。端子３１，３２からの
信号はチツプのアンド・ゲート３３に組合わせて
あり、そのチツプに対してチツプ選択信号CSEL
を発生する。

上記コードのうちの１つがライン３０に与えら
れたときにはいつでも、ただ１つだけのチツプの
端子３１，３２の両方が付勢され、そのチツプの
みが選択されることになる。デコーダ２２はすべ
てのライン３０を付勢することによつて上記の放
送コードを処理してすべてのチツプを選択する。

上記の変形例では、ツー・アウト・オブ・フア
イブ・コードを用いてデコーダ２２からの出力数
を10から５まで減じる。各チツプ１１は１つだけ
でなく２つの選択入力信号を受けるので余分な端
子を必要とする。

ボード１０を選択して診断ユニツト１３からの
ボード選択ラインBSELの数を減らすために同様
な符号化装置を用いてもよい。

【図面の簡単な説明】

第１図はシステムのブロツク回路ダイアグラム
である。第２図はシステムの変形例を示す図であ
る。 〔主要部分の符号の説明〕、プリント配線ボー
ド……１０、大規模集積回路チツプ……１１、シ
フト・レジスタ経路……１２、診断ユニツト……
１３、直列入力端子……１５、マルチプレクサ…
…１６，１８，１９，２０、直列出力端子……１
７、シフト・レジスタ……２１、デコーダ回路…
…２２、シフト・レジスタ……２３、デコーダ回
路……２４、デコーダ回路……２５。

Claims (1)

1. 【特許請求の範囲】 １ 複数のモジユールからなるデータ処理システ
   ムにおいて、前記各モジユールが、 共通入力ラインに対し、相互に並列に接続され
   た複数の直列シフトレジスタ経路、及び 該共通入力ラインに接続された制御シフトレジ
   スタを備え、かつ 前記データ処理システムが、更に、該共通入力
   ラインに接続されたマスターシフトレジスタを備
   え、前記直列シフトレジスタのいずれか一つは、 () 前記モジユールの一つを選択するために、
   前記共通入力ラインから前記マスターシフトレ
   ジスタへ第１の制御メツセージをシフトし、か
   つ () 前記モジユールの経路のいずれか一つを選
   択するために、共通入力ラインから選択された
   モジユールの制御シフトレジスタへ第２の制御
   メツセージをシフトすることによつて選択する
   ことを特徴とするデータ処理システム。