JPH04137531A - 半導体装置のドライエッチング方法 - Google Patents

半導体装置のドライエッチング方法

Info

Publication number
JPH04137531A
JPH04137531A JP2258617A JP25861790A JPH04137531A JP H04137531 A JPH04137531 A JP H04137531A JP 2258617 A JP2258617 A JP 2258617A JP 25861790 A JP25861790 A JP 25861790A JP H04137531 A JPH04137531 A JP H04137531A
Authority
JP
Japan
Prior art keywords
etching
wafer
cooling gas
etched
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2258617A
Other languages
English (en)
Inventor
Makoto Hasegawa
誠 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2258617A priority Critical patent/JPH04137531A/ja
Publication of JPH04137531A publication Critical patent/JPH04137531A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は半導体装置におけるMOSトランジスタのゲー
ト部分、もしくはワード線、ビット線等の配線材料とし
て使用されるポリシリコンやポリサイドのドライエツチ
ング方法に関する。
(従来の技術) 近時、デバイスの微細化が進むにつれ、下地(シリコン
酸化膜)の薄膜化も進んできている。
このため、ポリシリコン、ポリサイドの対シリコン酸化
膜の高選択比が要求されており、この高選択比を得るた
めにそのドライエツチングプロセスにおいても工夫が必
要とされている。
第5図は従来のドライエツチング装置及びこれによるド
ライエツチングプロセスを示したものである。
この図において、1はエツチング室となる反応室、2は
ロードロック室である。反応室1は、このロードロック
室2によりその周囲が密閉されて大気に曝されるのを防
止されるとともに、気圧や湿度が低い値に保たれる。
反応室1には、プロセスガス導入管3が接続されている
とともに、プラズマ生成用の上部電極4及び下部電極5
が設けられている。
下部電極5の内部には静電チャック機構が内蔵され、被
エツチングウェーハWは、この静電チャック機構によっ
て下部電極5の上面上に載置固定されるようになってい
る。
6は冷却ガス導入管であり、この冷却ガス導入管6は、
反応室1外部より下部電極5の中心部を貫通し、その端
部は下部電極5のウェーハ載置面にて開口しており、こ
の開口部からウェーハW真面に冷却ガスを吹き付けるよ
うになっている。この冷却ガスとしては熱伝導性が良く
、かつプロセスにはあまり影響を及ぼさないN2.0□
、HeAr等か用いられる。
このように構成されたドライエツチング装置において、
まず、エツチング開始前において、反応室l内には、被
エツチングウェーハWとして、熱酸化ならびに選択酸化
により形成されたシリコン酸化膜上にポリシリコンある
いはポリサイド膜からなる被エツチング膜が堆積され、
この被エツチング膜には不純物拡散か行われて電気的に
活性化され、その上にフォトレジストか塗布されること
によりパターニングが施されたウェーハが設置される(
第5図(a)に示す状態)。
その後、反応室1内にプロセスガスPGを導入し、その
導入量が所定の値に達すると、プロセスガスPGの導入
を続けたまま電極4,5間にR,F。
高周波あるいはマイクロ波電力を印加し、電極45間に
プラズマPを生成すると同時に冷却ガスCGを導入しウ
ェーハWの温度制御を行っている状態でエツチングが開
始され、以降、オーバエツチングの前までその状態でエ
ツチングが行われる。
このようにして、エツチングの最中、ウェーハWへその
裏面側から冷却ガスCGを導入し、つ工−ハWの裏面を
プラズマPに曝さないで温度上昇を抑える他に、この裏
面を通じてウェーハWを積極的に冷却する。
これにより、被エツチング膜はプラズマPに直接曝され
、シリコン酸化膜は冷却ガスCGにより温度上昇を押さ
えられることとなるから、被エツチング膜は比較的高温
に保持され、シリコン酸化膜は低温に保持されるために
、被エツチング膜はエツチングが進み、酸化膜はエツチ
ング速度が抑えられることとなって、高選択比が得られ
ることとなる。
すなわち、ウェーハWを積極的に冷却しない場合、ウェ
ーハWの温度が上昇し、比較的高温になって、被エツチ
ング膜と参加膜とのエツチング速度の相対差が少なくな
るため高選択比が得られない。
ところが、上記静電チャック+ガス冷却の技術では、ウ
ェーハを積極的に冷すため、これにより、ポリシリコン
膜とシリコン酸化膜とのエツチング速度が両者共に低下
するものの、シリコン酸化膜のエツチング速度がポリシ
リコン膜のエツチング速度に比べて大きく変化するため
に選択比は大きくなるのである。
しかしながら、このウェーハW自体の冷却を行うことに
より、エツチング中における反応生成物のウェーハW表
面への堆積量が増加し、被エツチング膜のエツチング速
度の低下を生じているとともに、反応生成物の堆積しや
すいウェーハW表面上の段差部分て反応生成物がエツチ
ングされきれずそれかマスクとなって、被エツチング膜
のエツチング残りが発生し、配線間のショートを引き起
こすという問題かある。
第6図は、ウェーハW表面の上記エツチングプロセスを
終了し、オーバエツチングを行う前の状態を示す一部拡
大斜視図である。
この図において、601はシリコン基板である。
この基板601上には熱酸化による酸化膜602と選択
酸化による酸化膜603とが形成されている。これら酸
化膜602,603上には上記エッチングプロセスによ
り被エツチング膜かエツチングされた結果である配線パ
ターン部604が形成され、この配線パターン部604
上にはフォトレジスト605が塗着された状態で残され
ている。
ところで、符号606で示すものが上記エツチング残り
であり、このエツチング残り606は互いにオープンの
関係にしたい配線パターン部604.604をショート
させてしまう状態となっている。このエツチング残り6
06表面上にはその原因となった厚い反応生成物膜60
7が堆積している。
なお、このような状態から、このエツチング残り606
を除去するために、上記プロセス終了後、オーバエツチ
ングを行う場合がある。しかし、このエツチング残り6
06か多量になると、反応生成物膜607のマスクによ
るエツチングのされにくさと相俟って、それだけ長くエ
ツチングを行わなければならなくなる。すると、酸化膜
602゜603の損傷を引き起こすこととなるため、オ
ーバエツチングが不可能になってしまう場合もあり、結
局、エツチング残り606を完全に除去できず、結果と
して配線ンヨートの原因となる。
また、実際のデバイスにおいては、ウェーハWの面内で
エツチング密度が粗の所と密の所とか存在する。このよ
うなとき、ローディング効果と言われるエツチング密度
が粗の所と密の所とでのエツチング速度の差か極端に見
られる。そして、このローディング効果は上記反応生成
物の堆積により高められてしまい、エツチング速度が遅
い所では残渣やエツチング残りが発生してしまい、この
エツチング残りが上記と同様配線間のショートを引起こ
す原因となっている。
(発明が解決しようとする課題) 上記したように、従来のドライエツチングプロセスでは
、対シリコン酸化膜選択比を得るためにウェーハを冷却
すると、これが原因でウェーハ表面への反応生成物の堆
積を促進し、これにより出来た反応生成物膜によってウ
ェーハ表面段差部にエツチング残りを生じさせたり、ロ
ーディング効果を高めてしまうという問題がある。
本発明は、このような問題点に鑑みてなされたもので、
その目的とするところは、ウェーハ段差部にエツチング
残りを発生させたり、ローディング効果を高めたりする
ことなしに上記ウェーハ冷却技術を用いて対シリコン酸
化膜比を高く維持することができるようにしたドライエ
ツチング方法を提供することにある。
〔発明の構成〕
(課題を解決するための手段) 本発明のドライエツチング方法は、ウェーハ固定機構使
用により被エツチングウェーハをドライエツチング装置
における反応室の電極間に固定・設置する工程と、上記
反応室にプロセスガスを導入し且つ上記電極間にプラズ
マを生成してエツチングを開始する工程と、そのエツチ
ングの進行途中の所定タイミングで上記被エツチングウ
ェーハのエツチング面とは反対側の面に向けて冷却ガス
を導入する被エツチングウェーハの温度制御を開始する
工程とを含んでいる。
ウェーハ固定機構としてはメカニカルチャック機構や静
電チャック機構を用いることができる。
(作 用) 本発明によれば、ウェーハ冷却ガス導入の開始タイミン
グをエツチング開始後に置くようにしたために、エツチ
ング開始当初はウェーハ温度を高温に保ち、反応生成物
の堆積を抑えて、被エツチング膜のエツチング促進を図
り、このエツチングがある程度進行したところ、例えば
、酸化膜が露出したところで、冷却ガス導入を開始し、
酸化膜のエツチングを抑えてやる、というような操作が
可能となり、ウェーハ段差部にエツチング残りを発生さ
せたり、ローディング効果を高めtEりすることなしに
上記ウェーハ冷却技術を用いて対シリコン酸化膜選択比
を高く維持することができることとなる。
(実施例) 以下に本発明の実施例について図面を参照しつつ説明す
る。
第1図は本発明の一実施例に係るドライエツチングプロ
セスを示すものである。
まず、同図(a)は、エツチング開始前のドライエツチ
ング装置の状態を示している。この状態は、つまり、エ
ツチング前のウェーハWが設置されているのみで、ガス
PGの導入はなく、プラズマPの生成も無く、冷却ガス
CGの導入も無い。
このエツチング前のウェーハWは次のような工程を踏ん
で第3図(a)に示すように形成されたものである。
この第3図(a)において、301はシリコン基板であ
る。
まず、この基板301上に熱酸化膜302及び選択酸化
による素子分離酸化膜303が形成される。
次に、これら酸化膜302,303上にポリシリコンあ
るいはポリサイドからなる被エツチング膜304が堆積
される。
そして、この被エツチング膜304が不純物拡散により
電気的に活性化される。
その後、この被エツチング膜304上にフォトレジスト
膜305が塗布されてバターニングが施される。
第3図(a)に示すものは、このフォトレジスト膜30
5によるバターニング直後のものである。
そして、第1図(a)に示すようにウェーハWを設置し
た後、第1図(b)に示すように、プロセスガスPGの
導入を開始し、次いで電極4,5間にR,F、 (ra
dio frequency )あるいはマイクロ波の
高周波電力を印加し、プラズマPを形成する。
これにより、ウェーハWのエツチングが開始される。
その後、このエツチングか進行し、やがて第3図(b)
に示すように酸化膜302,303が露出しプラズマP
に曝される程度になる。このとき、ウェーハWの段差部
分にはエツチング残り307が生じているが、これまで
は、冷却ガスCGの導入は無く、ウェーハWは高温に維
持されて反応生成物の堆積も抑えられているために、こ
のエツチング残り307は少量である。
そして、ウェーハWが、このような状態になった時点で
、第1図(C)に示すように、冷却ガスCGの導入を開
始する。
この冷却ガスCGにより、ウェーハWの冷却が行われ、
シリコン酸化膜302,303のエツチング速度か抑え
られる。一方、冷却ガスCG導入前には反応生成物の堆
積が抑えられていたために、エツチング残り307には
マスクとなる反応生成物膜が少なく、かつエツチング残
り307自体も少ないため、少量のオーバエツチングで
完全にエツチングされ、第3図(C)に示すようにエツ
チング残り307を無くすことが可能である。なお、3
06はエツチングの結果、形成された配線パターン部で
ある。
以上の通り、本実施例によれば、酸化膜302゜303
の露出後、少量のオーバエツチングで被エツチング膜3
04を完全にエツチングすることができ、かつそのオー
バエツチングの際には冷却ガスCGによって酸化膜30
2,303のエツチング速度を抑えるようにしているた
めに高い対シリコン酸化膜選択比を得ることができる。
また、酸化膜302,303が露出するまでは冷却ガス
CGの導入を行わずにエツチングを行い、反応生成物の
堆積を抑えるようにしているため、低ローディング効果
でのエツチングを行うことができる。
ところで、ウェーハWの裏面に導入するガスの量(圧力
)を調節することで、ウェーハWの表面の温度を制御す
ることができ、第2図はその供給ガス圧とウェーハ温度
との関係を示すもので、このようにウェーハWの温度を
制御することにより、エツチング後の配線パターン30
6の側部形状を制御することができる。
すなわち、第4図(a)、(b)は、第3図(c)の■
方向矢視図であって、第4図(a)は配線部306の側
部307にテーバが付いている場合、第4図(b)は同
側部307にテーバが付いておらず基板301に対して
垂直となっている場合をそれぞれ示している。
ポリシリコンやポリサイドがゲートの材料として使用さ
れる場合、トランジスタの長寿命化のため、エツチング
後の側部307の形状はテーバが付いていない方か望ま
しい。
二のテーパは反応生成物の堆積により側部307がエツ
チング中にマスクされエツチングされにくくなるために
形成されるものである。
よって、エツチングの際のウェーハWの温度が低いほど
、このテーパはでき易いものである。よって、このテー
パができないようにするためには、ウェーハWの温度を
極力高めに設定するように冷却ガスCGの圧力を低めに
設定することとなる。
なお、プロセス上、逆にテーパの形成を要求される場合
もあり、この場合にはウェーハWの温度を低めにすべく
冷却ガスCGの圧力を高めに設定することになる。
このように、冷却ガスCGの圧力を調節することにより
エツチング後の側部307の形状を目的に合ったものと
することができる。
以上、本発明の一実施例について説明したが、本発明は
上記に限定されるものではない。
例えば、上記実施例ではウェーハの固定を静電チャック
機構により行っているが、メカニカルクランプ式チャッ
ク機構によって行っても良い。
また、上記実施例では、冷却ガス導入開始タイミングを
酸化膜の露出時に合わせているが、上記テーパを得たい
ような場合、側部307が垂直となる前に冷却ガスの導
入を開始するようにしても良い。つまり、この冷却ガス
導入の開始タイミングはその時の要求に応じて任意のエ
ツチング時点に設定できるものである。
〔発明の効果〕
以上説明したように本発明によれば、ウェーハ冷却ガス
導入の開始タイミングをエツチング開始後に置くように
したために、エツチング開始当初はウェーハ温度を高温
に保ち、反応生成物の堆積を抑えて、被エツチング膜の
エツチング促進を図り、このエツチングがある程度進行
したところ、例えば、酸化膜が露出したところで、冷却
ガス導入を開始し、酸化膜のエツチングを抑えてやる、
というような操作をすることにより、ウェーハ段差部に
エツチング残りを発生させたり、ローディング効果を高
めたりすることなくウェーハ冷却技術を用いて対シリコ
ン酸化膜比を高く維持することができることとなる。
【図面の簡単な説明】
第1図は本発明の一実施例に係るドライエツチングプロ
セスの工程説明図、第2図は冷却ガス導入工程における
供給ガス圧とウェーハ温度との関係を示す曲線図、第3
図は第1図に示すドライエツチングプロセスによるドラ
イエツチングを施したときのウェーハの工程別一部拡大
斜視図、第4図は第3図(c)の■方向矢視図、第5図
は従来のドライエツチングプロセスの工程説明図、第6
図はその結果物であるウェーハの一部拡大斜視図である
。 1・・・反応室、2・・・ロードロック室、3・・・プ
ロセスガス導入管、4・・・上部電極、5・・・下部電
極、6・・・冷却ガス導入管、W・・・ウェーハ、PG
・・・プロセスガス、CG・・・冷却ガス、P・・・プ
ラズマ、301・・・シリコン基板、302,303・
・・酸化膜、304・・・被エツチング膜(ポリシリコ
ン膜、ポリサイド膜等) 305・・・フォトレジスト膜、 306・・・配線パターン部。

Claims (1)

  1. 【特許請求の範囲】 1、ウェーハ固定機構使用により被エッチングウェーハ
    をドライエッチング装置における反応室の電極間に固定
    ・設置する工程と、 前記反応室にプロセスガスを導入し且つ前記電極間にプ
    ラズマを生成してエッチングを開始する工程と、 そのエッチングの進行途中において前記被エッチングウ
    ェーハのエッチング面とは反対側の面に向けて冷却ガス
    を導入し該被エッチングウェーハの温度制御を開始する
    工程と、 を含んでいる半導体装置のドライエッチング方法。 2、ウェーハ固定機構としてメカニカルチャック機構を
    用いる請求項1記載の半導体装置のドライエッチング方
    法。 3、ウェーハ固定機構として静電チャック機構を用いる
    請求項1記載の半導体装置のドライエッチング方法。
JP2258617A 1990-09-27 1990-09-27 半導体装置のドライエッチング方法 Pending JPH04137531A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2258617A JPH04137531A (ja) 1990-09-27 1990-09-27 半導体装置のドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2258617A JPH04137531A (ja) 1990-09-27 1990-09-27 半導体装置のドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH04137531A true JPH04137531A (ja) 1992-05-12

Family

ID=17322768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2258617A Pending JPH04137531A (ja) 1990-09-27 1990-09-27 半導体装置のドライエッチング方法

Country Status (1)

Country Link
JP (1) JPH04137531A (ja)

Similar Documents

Publication Publication Date Title
US5698072A (en) Dry etching method
KR960002070B1 (ko) 반도체장치의 제조방법
JPH07221076A (ja) エッチング方法及びこれに用いられる装置
KR100262408B1 (ko) 반도체 소자의 게이트 산화막 형성방법
US5908791A (en) Method of forming a polycide gate of a semiconductor device
JPH02219227A (ja) プラズマ散乱現象を利用した蝕刻方法
JPH04137531A (ja) 半導体装置のドライエッチング方法
US5951879A (en) Method of etching polysilicon layer
JPH09172079A (ja) 半導体装置およびその製造方法
JPH03241829A (ja) 半導体装置の製造方法
JP3516653B2 (ja) 半導体装置の製造方法
US7078160B2 (en) Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector
JP3006508B2 (ja) アルミニウム膜又はアルミニウム合金膜のエッチング方法
JPH09172081A (ja) 半導体装置の製造方法
KR100780686B1 (ko) 반도체소자의 제조방법
KR100801727B1 (ko) 반도체 소자의 컨택 형성 방법
JPH06124959A (ja) 半導体装置の製造方法
JP2005086080A (ja) 半導体装置の製造方法
KR100282425B1 (ko) 캐패시터의제조방법
JPS607728A (ja) 半導体装置の製造方法
JP2521379B2 (ja) 半導体装置およびその製造方法
KR0178615B1 (ko) 반도체소자의 패턴 형성방법
KR100205095B1 (ko) 반도체 소자의 비트라인 형성방법
JPH06295888A (ja) 半導体装置の製造方法
JPH10256260A (ja) 高融点金属系材料層を有するゲート電極の形成方法、及び高融点金属系材料層を有するゲート電極を備えた半導体装置の製造方法