JPH04139811A - 半導体基板 - Google Patents
半導体基板Info
- Publication number
- JPH04139811A JPH04139811A JP26436190A JP26436190A JPH04139811A JP H04139811 A JPH04139811 A JP H04139811A JP 26436190 A JP26436190 A JP 26436190A JP 26436190 A JP26436190 A JP 26436190A JP H04139811 A JPH04139811 A JP H04139811A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- internal defects
- semiconductor
- oxygen
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体基板に関し、特に高集積回路装置に使
用する半導体基板に関する。
用する半導体基板に関する。
最近の半導体産業の進歩はめざましくＡＳＩＣ等の半導
体装置のチップサイズの拡大やＣ７の引き上げ技術の向
上によ１）、半導体基板が大口径化している。
体装置のチップサイズの拡大やＣ７の引き上げ技術の向
上によ１）、半導体基板が大口径化している。
さらに、半導体装置の集積度も、飛躍的に増大し、それ
と同時に、欠陥密度をも減少させていかなければ期待し
た歩留りを得ることができなくなってきている。例えば
、チップサイズが２倍に、集積度が２倍になったとすれ
ば、単純に４倍以上従来よりむずかしくなったことにな
る。そこで、半導体、！１（板の面積を４倍以上にしな
け托ば従来と同じ良品数を得ることはできない。
と同時に、欠陥密度をも減少させていかなければ期待し
た歩留りを得ることができなくなってきている。例えば
、チップサイズが２倍に、集積度が２倍になったとすれ
ば、単純に４倍以上従来よりむずかしくなったことにな
る。そこで、半導体、！１（板の面積を４倍以上にしな
け托ば従来と同じ良品数を得ることはできない。
しかし、実際は、半導体基板の面積を４倍にして、従来
と同じ品質の半導体基板を提供することはむずかしい。
と同じ品質の半導体基板を提供することはむずかしい。
そこで、半導体基板を大口径化することにより、発生す
る問題点をあげると、Ｃ２で引き上げるときのインゴッ
トの熱容量は、その口径が大きくなれば、なるほど大き
くなり、冷えにくくなる。
る問題点をあげると、Ｃ２で引き上げるときのインゴッ
トの熱容量は、その口径が大きくなれば、なるほど大き
くなり、冷えにくくなる。
ＣＺの引き上げでは、常にるつぼ等から入り込んだ酸素
が過飽和にあり、析出して、積層欠陥の核になり易い。
が過飽和にあり、析出して、積層欠陥の核になり易い。
いいかえると、半導体基板が大口径化するということは
、Ｃ２の引き上げ時の熱容量が大きいため、冷えにくく
、内部に入り込んだ、過飽和の酸素が析出し、積層欠陥
を発生し易くなっているということである。同じ格子間
酸素濃度であっても、大口径の半導体基板は、半導体装
置形成時に、内部で、核から成長した積層欠陥が表面に
現われ易く、そのため、半導体装置の歩留りを著しく低
下させる。従って、半導体基板の品質は、大径化になれ
ばなる程低下していくことになる。
、Ｃ２の引き上げ時の熱容量が大きいため、冷えにくく
、内部に入り込んだ、過飽和の酸素が析出し、積層欠陥
を発生し易くなっているということである。同じ格子間
酸素濃度であっても、大口径の半導体基板は、半導体装
置形成時に、内部で、核から成長した積層欠陥が表面に
現われ易く、そのため、半導体装置の歩留りを著しく低
下させる。従って、半導体基板の品質は、大径化になれ
ばなる程低下していくことになる。
第５図は格子間酸素濃度に対する内部欠陥の表面つき出
し率を４″φと５″ φの同−熱条件及び５″φで前記
熱条件をさらに厳しくするため、高温処理の時間を２倍
にしたときの関係のグラフを示したものである。
し率を４″φと５″ φの同−熱条件及び５″φで前記
熱条件をさらに厳しくするため、高温処理の時間を２倍
にしたときの関係のグラフを示したものである。
このグラフからも、わかるように、４″φφ半導板の表
面に内部欠陥がつき出し始める格子間酸素濃度は、１．
５ Ｘ ｌ Ｏ”ａｔｏｍｓ／ｃｎ？であったのに対し
て、５″φφ半導板では、同一熱条件で１２ Ｘ １０
”ａｒｏｍｓ／ｃｎｔと低下している。また、さらに
厳しい熱条件で行なうとさらに低下してくる。また、第
６図は、内部欠陥が表面につき出していることを示した
断面図である。このように半導体基板の大口径化は、品
質を悪くし、半導体装置の歩留りを著しく低下せしめる
ことになる。
面に内部欠陥がつき出し始める格子間酸素濃度は、１．
５ Ｘ ｌ Ｏ”ａｔｏｍｓ／ｃｎ？であったのに対し
て、５″φφ半導板では、同一熱条件で１２ Ｘ １０
”ａｒｏｍｓ／ｃｎｔと低下している。また、さらに
厳しい熱条件で行なうとさらに低下してくる。また、第
６図は、内部欠陥が表面につき出していることを示した
断面図である。このように半導体基板の大口径化は、品
質を悪くし、半導体装置の歩留りを著しく低下せしめる
ことになる。
また、最近では、表面近傍を無欠陥層に、内部に欠陥を
作り込むＤＺ−■Ｇ法があるが、バイポーラ型やパイー
ＣＭＯ８型半導体装置に適用することは、埋込Ｎ＋領領
域内部欠陥がつき出し易いことからむすかしい。それは
埋込Ｎ＋を形成する工程において、原子半径が大きく、
拡散係数の小さいひ素やアンチモンの不純物を高濃度で
高温熱処理を行ない拡散するため、接合の近傍で歪を生
じ、そこに、内部欠陥が集まってくるためである。実際
に、埋込Ｎ＋領領域内部欠陥がつき出し、歩留りを低下
させていた。
作り込むＤＺ−■Ｇ法があるが、バイポーラ型やパイー
ＣＭＯ８型半導体装置に適用することは、埋込Ｎ＋領領
域内部欠陥がつき出し易いことからむすかしい。それは
埋込Ｎ＋を形成する工程において、原子半径が大きく、
拡散係数の小さいひ素やアンチモンの不純物を高濃度で
高温熱処理を行ない拡散するため、接合の近傍で歪を生
じ、そこに、内部欠陥が集まってくるためである。実際
に、埋込Ｎ＋領領域内部欠陥がつき出し、歩留りを低下
させていた。
本発明の目的は、半導体基板を大径化しても、酸素を核
として発生する内部欠陥（積層欠陥）が表面まで成長し
ないようにし、半導体基板表面に形成する半導体装置の
歩留りを向上させることができる半導体基板を提供する
ことにある。
として発生する内部欠陥（積層欠陥）が表面まで成長し
ないようにし、半導体基板表面に形成する半導体装置の
歩留りを向上させることができる半導体基板を提供する
ことにある。
本発明の半導体基板は、高温熱処理を行なうことにより
、表面から酸素を外方拡散し、１２×１０１７ａｔｏｍ
ｓ／ｃｎｔ以下の低酸素領域を表面から、３０μｍ以上
有し、内部に発生する積層欠陥が表面まで届かないよう
にしている。
、表面から酸素を外方拡散し、１２×１０１７ａｔｏｍ
ｓ／ｃｎｔ以下の低酸素領域を表面から、３０μｍ以上
有し、内部に発生する積層欠陥が表面まで届かないよう
にしている。
次に本発明について、図面を参照して説明する。
第１図は、半導体基板に高温熱処理を窒素雰囲気で行な
ったときの酸素が半導体基板表面から、外方拡散したこ
とを示したグラフである。格子間酸素濃度が表面に近づ
くに従って減衰していることがわかる。
ったときの酸素が半導体基板表面から、外方拡散したこ
とを示したグラフである。格子間酸素濃度が表面に近づ
くに従って減衰していることがわかる。
この熱処理は、高温であればあるほど、処理時間が長け
れば長い程、より表面から深い所から格子間酸素濃度が
減衰する。
れば長い程、より表面から深い所から格子間酸素濃度が
減衰する。
第２図は、高温熱処理の温度及び時間を一定として、半
導体基板の格子間酸素濃度と１２Ｘ１０”ａｔｏｍｓ／
ｃｎｔになる表面からの距離（この距離を低〔Ｏ１〕幅
と呼ぶ）との関係を示したものである。
導体基板の格子間酸素濃度と１２Ｘ１０”ａｔｏｍｓ／
ｃｎｔになる表面からの距離（この距離を低〔Ｏ１〕幅
と呼ぶ）との関係を示したものである。
ここで、１２ Ｘ １０１７ａｔｏｍｓ／ｃｎｆを選ん
だ理由は、第４図から、内部欠陥が表面につき出さない
限界の濃度として、とらえたからである。
だ理由は、第４図から、内部欠陥が表面につき出さない
限界の濃度として、とらえたからである。
また、内部欠陥（積層欠陥）は、半導体装置を形成する
過程で最大３０μまで成長するため少なくとも、低［Ｏ
ｉ］幅は、３０μ以上、必要である。この場合半導体基
板の格子間酸素濃度は、１５ Ｘ １０ ”ａｔｏｍｓ
／ ｃｎｔ以下であるが、熱処理条件によって、低［Ｏ
ｉ：］幅を３０μ以上とするための格子間酸素濃度の限
界値は、変化する。つまり、温度を低くめたり、時間を
短かくすると格子間酸素濃度の限界値を低くしなければ
ならない。
過程で最大３０μまで成長するため少なくとも、低［Ｏ
ｉ］幅は、３０μ以上、必要である。この場合半導体基
板の格子間酸素濃度は、１５ Ｘ １０ ”ａｔｏｍｓ
／ ｃｎｔ以下であるが、熱処理条件によって、低［Ｏ
ｉ：］幅を３０μ以上とするための格子間酸素濃度の限
界値は、変化する。つまり、温度を低くめたり、時間を
短かくすると格子間酸素濃度の限界値を低くしなければ
ならない。
このようにすることにより半導体装置の形成時、特に、
埋込Ｎ＋に形成時に、内部欠陥が埋込Ｎ＋領領域つき出
さなくなり、第４図に示すように半導体装置の歩留りを
向上させることができる〔発明の効果〕 以上説明したように、本発明は、半導体基板に高温熱処
理を行なうことによって、半導体基板の表面近傍を３０
μｍ以」二個酸素にしで、酸素を核とＬ２て、発生する
内部欠陥（積層欠陥）が、成長しないようにし、半導体
基板表面に形成する半導体装置の歩留りを向上させると
いう効果を有する。
埋込Ｎ＋に形成時に、内部欠陥が埋込Ｎ＋領領域つき出
さなくなり、第４図に示すように半導体装置の歩留りを
向上させることができる〔発明の効果〕 以上説明したように、本発明は、半導体基板に高温熱処
理を行なうことによって、半導体基板の表面近傍を３０
μｍ以」二個酸素にしで、酸素を核とＬ２て、発生する
内部欠陥（積層欠陥）が、成長しないようにし、半導体
基板表面に形成する半導体装置の歩留りを向上させると
いう効果を有する。
第１図は、半導体基板に高温熱処理を窒素雰囲気で行な
ったとき酸素が半導体基板表面から、外力拡散したこと
を示すグラフ、第２図は、高温熱処理温度・時間を一定
として、半導体基板の格子間酸素濃度と、１２ Ｘ １
０ ”ａｔｏｍｓ／ｃ口１になる表面からの距離（低〔
０１０幅）との関係を示したグラフ、第３図は、本発明
の高温熱処理を行なった半導体基板を半導体装置を形成
する途中工程で調査した内部欠陥の分布を示した断面図
、第４図は、低〔Ｏ１〕幅と素子歩留りの関係を示した
グラフ、第５図は、従来の半導体基板で、格子間酸素濃
度と内部欠陥の表面つき出し率を示したグラフ、第６図
は、従来の半導体基板を用いて半導体装ｊ４を形成した
とき、内部欠陥かつき出している様子を示す断面図であ
る。 ■ ・Ｏ８Ｆ、 ・・酸素の析出物。
ったとき酸素が半導体基板表面から、外力拡散したこと
を示すグラフ、第２図は、高温熱処理温度・時間を一定
として、半導体基板の格子間酸素濃度と、１２ Ｘ １
０ ”ａｔｏｍｓ／ｃ口１になる表面からの距離（低〔
０１０幅）との関係を示したグラフ、第３図は、本発明
の高温熱処理を行なった半導体基板を半導体装置を形成
する途中工程で調査した内部欠陥の分布を示した断面図
、第４図は、低〔Ｏ１〕幅と素子歩留りの関係を示した
グラフ、第５図は、従来の半導体基板で、格子間酸素濃
度と内部欠陥の表面つき出し率を示したグラフ、第６図
は、従来の半導体基板を用いて半導体装ｊ４を形成した
とき、内部欠陥かつき出している様子を示す断面図であ
る。 ■ ・Ｏ８Ｆ、 ・・酸素の析出物。
Claims (1)
- 高温熱処理を行なうことにより、表面から酸素を外方拡
散してなる半導体基板において、１２×１０＾１＾７ａ
ｔｏｍｓ／ｃｍ＾２以下の低酸素領域を表面から３０μ
ｍ以上有していることを特徴とする半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2264361A JP2606430B2 (ja) | 1990-10-01 | 1990-10-01 | 半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2264361A JP2606430B2 (ja) | 1990-10-01 | 1990-10-01 | 半導体基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04139811A true JPH04139811A (ja) | 1992-05-13 |
| JP2606430B2 JP2606430B2 (ja) | 1997-05-07 |
Family
ID=17402091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2264361A Expired - Fee Related JP2606430B2 (ja) | 1990-10-01 | 1990-10-01 | 半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2606430B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02208940A (ja) * | 1989-02-08 | 1990-08-20 | Nec Corp | 半導体装置の製造方法 |
-
1990
- 1990-10-01 JP JP2264361A patent/JP2606430B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02208940A (ja) * | 1989-02-08 | 1990-08-20 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2606430B2 (ja) | 1997-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7071080B2 (en) | Process for producing silicon on insulator structure having intrinsic gettering by ion implantation | |
| KR100378184B1 (ko) | 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러 | |
| US6342725B2 (en) | Silicon on insulator structure having a low defect density handler wafer and process for the preparation thereof | |
| KR930000310B1 (ko) | 반도체장치의 제조방법 | |
| TW526297B (en) | Silicon wafer and silicon epitaxial wafer and production methods thereof | |
| DE112014002781B9 (de) | Verfahren zur Kontrolle der Sauerstoffpräzipitation in stark dotierten Siliciumwafern, geschnitten aus nach dem Czochralski-Verfahren gezüchteten Ingots, und Silicumwafer | |
| JP6142054B1 (ja) | 単結晶シリコンを成長させる方法 | |
| JPH0475655B2 (ja) | ||
| KR19990088302A (ko) | 단결정의제조방법 | |
| US5951755A (en) | Manufacturing method of semiconductor substrate and inspection method therefor | |
| US6626994B1 (en) | Silicon wafer for epitaxial wafer, epitaxial wafer, and method of manufacture thereof | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| US4666532A (en) | Denuding silicon substrates with oxygen and halogen | |
| JP2001068477A (ja) | エピタキシャルシリコンウエハ | |
| US7435294B2 (en) | Method for manufacturing silicon single crystal, and silicon wafer | |
| JP3022044B2 (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| Yang et al. | Micro-defects in Ge doped Czochralski grown Si crystals | |
| JPH05291097A (ja) | シリコン基板およびその製造方法 | |
| Dornberger et al. | Silicon crystals for future requirements of 300 mm wafers | |
| US5574307A (en) | Semiconductor device and method of producing the same | |
| Shimura | Intrinsic/Internal Gettering in Czochralski Silicon Wafers | |
| JP2606430B2 (ja) | 半導体基板 | |
| EP0284107A2 (en) | Method of strengthening silicon wafer | |
| JPS639745B2 (ja) | ||
| Wang et al. | Engineering oxygen precipitation for simultaneous denuded zone and bulk microdefect formation in pre-annealed heavily boron-doped Czochralski silicon substrates for p/p+ epitaxial wafers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |