JPH05291097A - シリコン基板およびその製造方法 - Google Patents
シリコン基板およびその製造方法Info
- Publication number
- JPH05291097A JPH05291097A JP9070992A JP9070992A JPH05291097A JP H05291097 A JPH05291097 A JP H05291097A JP 9070992 A JP9070992 A JP 9070992A JP 9070992 A JP9070992 A JP 9070992A JP H05291097 A JPH05291097 A JP H05291097A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- solid solution
- oxygen
- temperature
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【目的】 ＤＺ層の高い結晶性、高いゲッタリング能力
と基板の機械的強度を確保したシリコン基板およびその
製造方法を提供するものである。 【構成】 内部欠陥の密度分布が厚さ方向に表面から中
心にかけて順に１×１０5 ｃｍ-3以下の密度の領域、１
×１０7 ｃｍ-3以上の密度の領域、１×１０７ｃｍ-3未
満の密度の領域を有するシリコン基板である。その製造
方法は、まず、シリコン基板中に酸素を内方拡散させた
後に表面層の固溶酸素を外方拡散させることにより、シ
リコン基板の厚さ方向に表面から中心にかけて表面側の
領域は５×１０17ｃｍ-3以下の固溶酸素領域、中間の領
域はウエハ中心領域の固溶酸素濃度より高い固溶酸素領
域を有するシリコン基板を製造する。その後に、該シリ
コン基板４００℃以上１０５０℃以下の温度に加熱して
３０分間以上の熱処理を行うことにより、前述の内部欠
陥の密度分布を得る。
と基板の機械的強度を確保したシリコン基板およびその
製造方法を提供するものである。 【構成】 内部欠陥の密度分布が厚さ方向に表面から中
心にかけて順に１×１０5 ｃｍ-3以下の密度の領域、１
×１０7 ｃｍ-3以上の密度の領域、１×１０７ｃｍ-3未
満の密度の領域を有するシリコン基板である。その製造
方法は、まず、シリコン基板中に酸素を内方拡散させた
後に表面層の固溶酸素を外方拡散させることにより、シ
リコン基板の厚さ方向に表面から中心にかけて表面側の
領域は５×１０17ｃｍ-3以下の固溶酸素領域、中間の領
域はウエハ中心領域の固溶酸素濃度より高い固溶酸素領
域を有するシリコン基板を製造する。その後に、該シリ
コン基板４００℃以上１０５０℃以下の温度に加熱して
３０分間以上の熱処理を行うことにより、前述の内部欠
陥の密度分布を得る。
Description
【０００１】
【産業上の利用分野】本発明はゲッタリング効果を有す
るシリコン基板およびその製造方法に関する。
るシリコン基板およびその製造方法に関する。
【０００２】
【従来の技術】シリコン半導体装置の電気特性を劣化さ
せる要因には、半導体装置の製造工程で誘起されるプロ
セス誘起欠陥や有害不純物がある。これらの欠陥や不純
物が半導体装置の動作領域に誘起または侵入することに
より、該半導体装置のｐｎ接合のリーク電流の増大や少
数キャリアライフタイムの低下をもたらすことが知られ
ている。
せる要因には、半導体装置の製造工程で誘起されるプロ
セス誘起欠陥や有害不純物がある。これらの欠陥や不純
物が半導体装置の動作領域に誘起または侵入することに
より、該半導体装置のｐｎ接合のリーク電流の増大や少
数キャリアライフタイムの低下をもたらすことが知られ
ている。
【０００３】プロセス誘起欠陥の発生の防止や有害不純
物の無害化を行う方法にイントリンシックゲッタリング
法（以下ＩＧ法と称す）がある。ＩＧ法とは、半導体装
置の動作に関わるシリコン基板表面近傍にはデヌーデッ
トゾーンと呼ばれる無欠陥領域（以下ＤＺ層と称する）
を形成し、且つ基板の内部には故意に結晶欠陥（以下内
部欠陥と称する）を発生させることにより、有害不純物
を内部欠陥にゲッタリングし無害化させる方法である。
現在最もよく知られているＩＧ法は以下で述べる如くシ
リコン基板に三段階の熱処理を行う方法である。
物の無害化を行う方法にイントリンシックゲッタリング
法（以下ＩＧ法と称す）がある。ＩＧ法とは、半導体装
置の動作に関わるシリコン基板表面近傍にはデヌーデッ
トゾーンと呼ばれる無欠陥領域（以下ＤＺ層と称する）
を形成し、且つ基板の内部には故意に結晶欠陥（以下内
部欠陥と称する）を発生させることにより、有害不純物
を内部欠陥にゲッタリングし無害化させる方法である。
現在最もよく知られているＩＧ法は以下で述べる如くシ
リコン基板に三段階の熱処理を行う方法である。
【０００４】一段目は、シリコン基板を１１００℃以上
の温度で５時間から１０時間程度保持することにより、
表面近傍の固溶酸素を外方拡散させ、同時に、表面近傍
に存在するシリコン結晶育成時に形成された内部欠陥の
発生核を収縮または消滅させることを目的としている。
二段目は該シリコン基板を６００℃から８００℃の温度
に２０時間から６０時間保持することにより、基盤内部
にのみ内部欠陥の発生核を形成することを目的としてい
る。三段目は該シリコン基板を１０００℃から１０５０
℃の温度で１時間から２０時間保持することにより、二
段目で形成した内部欠陥の発生核をゲッタリング能力を
有する内部欠陥に成長せしめることを目的としている。
の温度で５時間から１０時間程度保持することにより、
表面近傍の固溶酸素を外方拡散させ、同時に、表面近傍
に存在するシリコン結晶育成時に形成された内部欠陥の
発生核を収縮または消滅させることを目的としている。
二段目は該シリコン基板を６００℃から８００℃の温度
に２０時間から６０時間保持することにより、基盤内部
にのみ内部欠陥の発生核を形成することを目的としてい
る。三段目は該シリコン基板を１０００℃から１０５０
℃の温度で１時間から２０時間保持することにより、二
段目で形成した内部欠陥の発生核をゲッタリング能力を
有する内部欠陥に成長せしめることを目的としている。
【０００５】ＩＧ法で処理されたシリコン基板には、図
２に示す如く、ＤＺ層と内部欠陥層が形成される。内部
欠陥層の欠陥密度と有害不純物のゲッタリング能力の間
には、図３に示す如き相関があり、内部欠陥が１×１０
7 ｃｍ-3以上の密度になるとゲッタリング能力を発揮す
ることが知られている。一方、ＩＧ法には、図４に示す
如く、内部欠陥層の欠陥密度の増大とともにシリコン基
板の機械的強度が低下するために反り量が増大するとい
う問題点がある。反り量の増大は半導体装置の製造歩留
まりを低下させることが知られている。図３と図４とを
比較すると明らかなように、ゲッタリング能力と反り量
は相反する関係を持つ。
２に示す如く、ＤＺ層と内部欠陥層が形成される。内部
欠陥層の欠陥密度と有害不純物のゲッタリング能力の間
には、図３に示す如き相関があり、内部欠陥が１×１０
7 ｃｍ-3以上の密度になるとゲッタリング能力を発揮す
ることが知られている。一方、ＩＧ法には、図４に示す
如く、内部欠陥層の欠陥密度の増大とともにシリコン基
板の機械的強度が低下するために反り量が増大するとい
う問題点がある。反り量の増大は半導体装置の製造歩留
まりを低下させることが知られている。図３と図４とを
比較すると明らかなように、ゲッタリング能力と反り量
は相反する関係を持つ。
【０００６】ＩＧ法での問題点を解決する方法に特開昭
６１−１６５３２号公報記載の粒状化した析出物を素子
動作領域に近い表面層近くに形成する方法や特開昭６１
−５１９３０号公報記載の酸素原子およびシリコン原子
をイオン注入し熱処理を施して酸素原子を析出させる方
法がある。両者の方法とも、図５に示す如く、素子動作
領域に近い表面層近くに結晶欠陥が高密度に存在するた
め強いゲッタリング能力を有し、且つ基板内部の析出物
密度は低いため基盤の反り量の増大はない。しかし、前
者の方法は多結晶シリコンを固相エビ成長させたもので
あること、後者の方法はＤＺ層直下に酸素原子およびシ
リコン原子をイオン注入することから、ＤＺ層の結晶性
についてはＩＧ法で得られるＤＺ層の結晶性よりも劣る
欠点を有する。ＤＺ層の結晶性の低下は半導体装置の製
造歩留まりの低下を招く。
６１−１６５３２号公報記載の粒状化した析出物を素子
動作領域に近い表面層近くに形成する方法や特開昭６１
−５１９３０号公報記載の酸素原子およびシリコン原子
をイオン注入し熱処理を施して酸素原子を析出させる方
法がある。両者の方法とも、図５に示す如く、素子動作
領域に近い表面層近くに結晶欠陥が高密度に存在するた
め強いゲッタリング能力を有し、且つ基板内部の析出物
密度は低いため基盤の反り量の増大はない。しかし、前
者の方法は多結晶シリコンを固相エビ成長させたもので
あること、後者の方法はＤＺ層直下に酸素原子およびシ
リコン原子をイオン注入することから、ＤＺ層の結晶性
についてはＩＧ法で得られるＤＺ層の結晶性よりも劣る
欠点を有する。ＤＺ層の結晶性の低下は半導体装置の製
造歩留まりの低下を招く。
【０００７】
【発明が解決しようとする課題】前途の如く、本発明
は、従来技術では不可能であった、ＤＺ層の高い結晶
性、高密度な内部欠陥の発生による高いゲッタリング能
力と基板の機械的強度を確保したシリコン基板およびそ
の製造方法を提供するものである。
は、従来技術では不可能であった、ＤＺ層の高い結晶
性、高密度な内部欠陥の発生による高いゲッタリング能
力と基板の機械的強度を確保したシリコン基板およびそ
の製造方法を提供するものである。
【０００８】
【課題を解決するための手段】本発明は、シリコン基板
の内部欠陥の分布を厚さ方向に表面から中心にかけて順
に１×１０5 ｃｍ-3以下の密度の領域、１×１０7 ｃｍ
-3以上望ましくは１×１０8 ｃｍ-3以上の密度の領域、
１×１０7 ｃｍ-3未満の密度の領域とする。具体的に
は、基板表面の結晶性を損なわずに請求項１記載の内部
欠陥分布を得るため、酸素ガスまたは酸素ガスと非酸化
性ガスとの混合ガス雰囲気中で下記の（１）式で示され
る該シリコン基板中に含まれる固溶酸素が未飽和になる
温度Ｔ以上融点以下に加熱して１０分間以上望ましくは
１時間以上の熱処理を行いシリコン基板中にガス中の酸
素を内方拡散させる。
の内部欠陥の分布を厚さ方向に表面から中心にかけて順
に１×１０5 ｃｍ-3以下の密度の領域、１×１０7 ｃｍ
-3以上望ましくは１×１０8 ｃｍ-3以上の密度の領域、
１×１０7 ｃｍ-3未満の密度の領域とする。具体的に
は、基板表面の結晶性を損なわずに請求項１記載の内部
欠陥分布を得るため、酸素ガスまたは酸素ガスと非酸化
性ガスとの混合ガス雰囲気中で下記の（１）式で示され
る該シリコン基板中に含まれる固溶酸素が未飽和になる
温度Ｔ以上融点以下に加熱して１０分間以上望ましくは
１時間以上の熱処理を行いシリコン基板中にガス中の酸
素を内方拡散させる。
【０００９】 Ｔ＝１．７７×１０4 ／１ｎ（９×１０22／Ｃ）−２７３・・・・（１） Ｔ：シリコン基板中に含まれる固溶酸素が未飽和になる
温度（単位：℃）、 Ｃ：シリコン基盤中に含まれる固溶酸素濃度（単位：ｃ
ｍ-3） 酸素を内方拡散させた後に少なくとも９００℃までの温
度域を１℃／ｍｉｎ以上１００℃／ｍｉｎ以下の冷却速
度で冷却するか、または一旦冷却した後に引き続き該シ
リコン基板を１１００℃以上かつ（１）式で示される温
度Ｔ未満の温度に加熱し１０分間以上の熱処理を行っ
て、表面層の固溶酸素を外方拡散させ、請求項２記載の
固溶酸素の濃度分布を有するシリコン基板を製造する。
その後に、該シリコン基板を４００℃以上１０５０℃以
下の温度に加熱して少なくとも３０分間以上望ましくは
１時間以上の熱処理を行い、請求項１記載の内部欠陥の
分布を得る。
温度（単位：℃）、 Ｃ：シリコン基盤中に含まれる固溶酸素濃度（単位：ｃ
ｍ-3） 酸素を内方拡散させた後に少なくとも９００℃までの温
度域を１℃／ｍｉｎ以上１００℃／ｍｉｎ以下の冷却速
度で冷却するか、または一旦冷却した後に引き続き該シ
リコン基板を１１００℃以上かつ（１）式で示される温
度Ｔ未満の温度に加熱し１０分間以上の熱処理を行っ
て、表面層の固溶酸素を外方拡散させ、請求項２記載の
固溶酸素の濃度分布を有するシリコン基板を製造する。
その後に、該シリコン基板を４００℃以上１０５０℃以
下の温度に加熱して少なくとも３０分間以上望ましくは
１時間以上の熱処理を行い、請求項１記載の内部欠陥の
分布を得る。
【００１０】
【作用】本発明の作用について図面に基づいて詳細に説
明する。本発明は、図１に示す如く、シリコン基板の内
部欠陥の密度分布を厚さ方向に表面から中心にかけて順
に１×１０5 ｃｍ-3以下の密度の領域（ＤＺ層）、１×
１０7 ｃｍ-3以上の密度の領域（内部欠陥層）、１×１
０7 ｃｍ-3未満の密度の領域とする。半導体装置をＤＺ
層に制作することによりプロセス誘起欠陥の発生がな
く、良好な電気特性を得ることが可能となる。内部欠陥
層では半導体装置の製造工程で侵入する有害不純物のゲ
ッタリングを行う。従来技術のＩＧ法と異なりゲッタリ
ング能力を有する内部欠陥層がシリコン基板の中心部全
域に分布していないために、内部欠陥層の欠陥密度の増
大によりシリコン基板の機械的強度が著しく低下するこ
とはない。このため、該シリコン基板に高いゲッタリン
グ能力を付与するために、内部欠陥層の欠陥密度を１×
１０9 ｃｍ-3以上とした場合でも、反り量の顕著な増大
は見られず、従って半導体装置の製造歩留まりの低下も
ない。
明する。本発明は、図１に示す如く、シリコン基板の内
部欠陥の密度分布を厚さ方向に表面から中心にかけて順
に１×１０5 ｃｍ-3以下の密度の領域（ＤＺ層）、１×
１０7 ｃｍ-3以上の密度の領域（内部欠陥層）、１×１
０7 ｃｍ-3未満の密度の領域とする。半導体装置をＤＺ
層に制作することによりプロセス誘起欠陥の発生がな
く、良好な電気特性を得ることが可能となる。内部欠陥
層では半導体装置の製造工程で侵入する有害不純物のゲ
ッタリングを行う。従来技術のＩＧ法と異なりゲッタリ
ング能力を有する内部欠陥層がシリコン基板の中心部全
域に分布していないために、内部欠陥層の欠陥密度の増
大によりシリコン基板の機械的強度が著しく低下するこ
とはない。このため、該シリコン基板に高いゲッタリン
グ能力を付与するために、内部欠陥層の欠陥密度を１×
１０9 ｃｍ-3以上とした場合でも、反り量の顕著な増大
は見られず、従って半導体装置の製造歩留まりの低下も
ない。
【００１１】本発明では、請求項１に記載の内部欠陥の
密度分布を持つシリコン基板を製造するため３段階の熱
処理を行うが、本発明の特徴は第１熱処理において該シ
リコン基板中へ酸素を内方拡散させることにある。第１
熱処理では、シリコン基板を酸素ガスまたは酸素ガスと
非酸化性ガス（例えばヘリウム、アルゴン、窒素等）と
の混合ガス雰囲気中で、基板中に含まれる固溶酸素濃度
が未飽和となる温度以上に加熱し、雰囲気中の酸素が該
シリコン基板中に内方拡散させ、固溶酸素の濃度分布を
図６(a) に示す如き分布とする。シリコン中の固溶酸素
濃度の温度依存性は、Ｊ．Ｃ．Ｍｉｋｋｅｌｓｅｎ，Ｊ
ｒ．の論文「ＴＨＥ ＤＩＦＦＵＳＩＶＩＴＹ ＡＮＤ
ＳＯＬＵＢＩＬＩＴＹ ＯＦ ＯＸＧＥＮ ＩＮＳＩ
ＬＩＣＯＮ」（Ｏｘｙｇｅｎ，Ｃａｒｂｏｎ，Ｈｙｄｒ
ｏｇｅｎ ａｎｄ Ｎｉｔｒｏｇｅｎ ｉｎ ｓｉｌｉ
ｃｏｎ，１９８６年，Ｍａｔｅｒｉａｌ Ｒｅｓｅａｒ
ｃｈ Ｓｏｃｉｅｔｙ発行，第１９頁）によると（２）
式で示される。
密度分布を持つシリコン基板を製造するため３段階の熱
処理を行うが、本発明の特徴は第１熱処理において該シ
リコン基板中へ酸素を内方拡散させることにある。第１
熱処理では、シリコン基板を酸素ガスまたは酸素ガスと
非酸化性ガス（例えばヘリウム、アルゴン、窒素等）と
の混合ガス雰囲気中で、基板中に含まれる固溶酸素濃度
が未飽和となる温度以上に加熱し、雰囲気中の酸素が該
シリコン基板中に内方拡散させ、固溶酸素の濃度分布を
図６(a) に示す如き分布とする。シリコン中の固溶酸素
濃度の温度依存性は、Ｊ．Ｃ．Ｍｉｋｋｅｌｓｅｎ，Ｊ
ｒ．の論文「ＴＨＥ ＤＩＦＦＵＳＩＶＩＴＹ ＡＮＤ
ＳＯＬＵＢＩＬＩＴＹ ＯＦ ＯＸＧＥＮ ＩＮＳＩ
ＬＩＣＯＮ」（Ｏｘｙｇｅｎ，Ｃａｒｂｏｎ，Ｈｙｄｒ
ｏｇｅｎ ａｎｄ Ｎｉｔｒｏｇｅｎ ｉｎ ｓｉｌｉ
ｃｏｎ，１９８６年，Ｍａｔｅｒｉａｌ Ｒｅｓｅａｒ
ｃｈ Ｓｏｃｉｅｔｙ発行，第１９頁）によると（２）
式で示される。
【００１２】 Ｃox＝９×１０22ｅｘｐ（−１．５２ｅＶ／ｋｔa ）・・・・・（２） Ｃox：固溶酸素濃度（単位ｃｍ-3) 、ｋ：ボルツマン定
数、 Ｔa ：絶対温度（単位：Ｋ） （２）式に従うと、シリコン基板中に含まれる固溶酸素
が未飽和になる温度Ｔと該シリコン基板中の固溶酸素濃
度Ｃとの間には（１）式に示す関係が成り立つ。 Ｔ＝１．７７×１０4 ／１ｎ（９×１０22／Ｃ）−２７３・・・・（１） Ｔ：シリコン基板中に含まれる固溶酸素が未飽和になる
温度（単位：℃）、 Ｃ：シリコン基板中に含まれる固溶酸素濃度（単位：ｃ
ｍ-3） 第１熱処理は、該シリコン基板に含まれる結晶育成過程
で形成された内部欠陥の発生核の分解の作用も併せ持
つ。前途の分解作用は酸素の内方拡散の影響のないシリ
コン基板の中心部ほど顕著であり、引き続く熱処理によ
りシリコン基板中心部に発生する内部欠陥の密度は低減
される。その後、該シリコン基板の表面にＤＺ層を形成
するために、第１熱処理後の冷却速度を制御するかまた
はシリコン基板を一旦冷却した後、第２熱処理として、
再び１１００℃以上の温度で１０分間以上の熱処理を行
う。第２熱処理まで行うことにより、該シリコン基板中
の固溶酸素濃度の分布は図６(b) に示す如き分布とな
り、請求項２に記載のシリコン基板が製造される。第３
熱処理では、ＤＺ層直下の固溶酸素濃度の高い領域に内
部欠陥層を形成するために、４００℃以上１０５０℃以
下の温度で３０分間以上の熱処理を行い、内部欠陥層に
１×１０7 ｃｍ-3以上の密度の内部欠陥を形成する。一
方、シリコン基板中心部では第１熱処理で内部欠陥の発
生核が分解されているため、第３熱処理で発生する内部
欠陥の密度は１×１０7 ｃｍ-3以上とはならず、従って
内部欠陥の密度分布は図１に示す如き分布となる。
数、 Ｔa ：絶対温度（単位：Ｋ） （２）式に従うと、シリコン基板中に含まれる固溶酸素
が未飽和になる温度Ｔと該シリコン基板中の固溶酸素濃
度Ｃとの間には（１）式に示す関係が成り立つ。 Ｔ＝１．７７×１０4 ／１ｎ（９×１０22／Ｃ）−２７３・・・・（１） Ｔ：シリコン基板中に含まれる固溶酸素が未飽和になる
温度（単位：℃）、 Ｃ：シリコン基板中に含まれる固溶酸素濃度（単位：ｃ
ｍ-3） 第１熱処理は、該シリコン基板に含まれる結晶育成過程
で形成された内部欠陥の発生核の分解の作用も併せ持
つ。前途の分解作用は酸素の内方拡散の影響のないシリ
コン基板の中心部ほど顕著であり、引き続く熱処理によ
りシリコン基板中心部に発生する内部欠陥の密度は低減
される。その後、該シリコン基板の表面にＤＺ層を形成
するために、第１熱処理後の冷却速度を制御するかまた
はシリコン基板を一旦冷却した後、第２熱処理として、
再び１１００℃以上の温度で１０分間以上の熱処理を行
う。第２熱処理まで行うことにより、該シリコン基板中
の固溶酸素濃度の分布は図６(b) に示す如き分布とな
り、請求項２に記載のシリコン基板が製造される。第３
熱処理では、ＤＺ層直下の固溶酸素濃度の高い領域に内
部欠陥層を形成するために、４００℃以上１０５０℃以
下の温度で３０分間以上の熱処理を行い、内部欠陥層に
１×１０7 ｃｍ-3以上の密度の内部欠陥を形成する。一
方、シリコン基板中心部では第１熱処理で内部欠陥の発
生核が分解されているため、第３熱処理で発生する内部
欠陥の密度は１×１０7 ｃｍ-3以上とはならず、従って
内部欠陥の密度分布は図１に示す如き分布となる。
【００１３】
【実施例】以下、本発明の実施例について説明する。
【００１４】本発明例と比較例の実施に用いたシリコン
基板は全て、面方位（１００）、固溶酸素濃度が９．５
×１０17ｃｍ-3、抵抗率が１０Ωｃｍの直径５インチの
ｐ型ＣＺシリコン基板である。実施例に用いたシリコン
基板は該シリコン基板中の固溶酸素が１２７１℃以上の
温度で未飽和になるものである。実施例に用いた全ての
シリコン基板には、あらかじめ熱処理前に１重量％の希
弗酸水溶液に浸漬して表面に存在する自然酸化膜を除去
し、次に超純水ですすぎ洗浄をした後に、スピン乾燥を
行った。
基板は全て、面方位（１００）、固溶酸素濃度が９．５
×１０17ｃｍ-3、抵抗率が１０Ωｃｍの直径５インチの
ｐ型ＣＺシリコン基板である。実施例に用いたシリコン
基板は該シリコン基板中の固溶酸素が１２７１℃以上の
温度で未飽和になるものである。実施例に用いた全ての
シリコン基板には、あらかじめ熱処理前に１重量％の希
弗酸水溶液に浸漬して表面に存在する自然酸化膜を除去
し、次に超純水ですすぎ洗浄をした後に、スピン乾燥を
行った。
【００１５】本発明例１〜１０、比較例１１〜１７は、
第１熱処理、第２熱処理を順次行った後に固溶酸素の濃
度分布を測定した。
第１熱処理、第２熱処理を順次行った後に固溶酸素の濃
度分布を測定した。
【００１６】比較例１１は第１熱処理の熱処理温度を固
溶酸素が過飽和なままの１２５０℃とし、他の条件は本
発明例１，２と同じにした。
溶酸素が過飽和なままの１２５０℃とし、他の条件は本
発明例１，２と同じにした。
【００１７】比較例１２は第１熱処理の熱処理時間を５
分間とし、他の条件は本発明例１，３と同じにした。
分間とし、他の条件は本発明例１，３と同じにした。
【００１８】比較例１３は第１熱処理の熱処理雰囲気を
Ａｒとし、他の条件は本発明例１，４，５と同じにし
た。
Ａｒとし、他の条件は本発明例１，４，５と同じにし
た。
【００１９】比較例１４，１５は、第１熱処理の冷却速
度をそれぞれ０．５℃／分、１５０℃／分とし、他の条
件は、本発明例１，６，７と同じにした。
度をそれぞれ０．５℃／分、１５０℃／分とし、他の条
件は、本発明例１，６，７と同じにした。
【００２０】比較例１６は、第２熱処理の熱処理温度を
１０５０℃とし、その他の条件は本発明例８と同じにし
た。
１０５０℃とし、その他の条件は本発明例８と同じにし
た。
【００２１】比較例１７は、第２熱処理の熱処理時間を
５分間とし、その他の条件は本発明例８，１０と同じに
した。
５分間とし、その他の条件は本発明例８，１０と同じに
した。
【００２２】固溶酸素の濃度分布は、第２熱処理までの
処理を行ったシリコン基板を二次イオン質量分析法によ
り測定した。測定の結果、固溶酸素の濃度分布が請求項
２の条件を満たすものを合格とした。
処理を行ったシリコン基板を二次イオン質量分析法によ
り測定した。測定の結果、固溶酸素の濃度分布が請求項
２の条件を満たすものを合格とした。
【００２３】表１に本発明例ならびに比較例の判定結果
を示した。本発明例ではいずれもシリコン基板の固溶酸
素は、請求項２に記載した濃度分布となっている。比較
例１１〜１７は、第１熱処理または第２熱処理の熱処理
条件が請求項３または請求項４に記載した範囲から外れ
ており、このため固溶酸素の濃度分布が請求項２の範囲
から外れている。
を示した。本発明例ではいずれもシリコン基板の固溶酸
素は、請求項２に記載した濃度分布となっている。比較
例１１〜１７は、第１熱処理または第２熱処理の熱処理
条件が請求項３または請求項４に記載した範囲から外れ
ており、このため固溶酸素の濃度分布が請求項２の範囲
から外れている。
【００２４】本発明例１８〜２２、比較例２３〜２７
は、請求項２に記載のシリコン基板に、第３熱処理を行
い内部欠陥の密度分布を測定した。
は、請求項２に記載のシリコン基板に、第３熱処理を行
い内部欠陥の密度分布を測定した。
【００２５】比較例２３，２４は第３熱処理の熱処理温
度をそれぞれ３５０℃、１１００℃とし、その他の条件
は本発明例１８〜２０と同じにした。
度をそれぞれ３５０℃、１１００℃とし、その他の条件
は本発明例１８〜２０と同じにした。
【００２６】比較例２５，２６，２７は第３熱処理の熱
処理時間を２０分間とし、その他の条件は比較例２５は
本発明例１８，２１と、比較例２６は本発明例１９と、
比較例２７は本発明例２０，２２と同じにした。
処理時間を２０分間とし、その他の条件は比較例２５は
本発明例１８，２１と、比較例２６は本発明例１９と、
比較例２７は本発明例２０，２２と同じにした。
【００２７】内部欠陥の密度分布の測定は、第３熱処理
を行った該シリコン基板の断面部をＳｅｃｃｏエッチン
グ法でエッチングすることにより内部欠陥を可視化して
行った。測定の結果、シリコン基板の内部欠陥の密度分
布が、請求項１の条件を満たすものを合格と判定した。
を行った該シリコン基板の断面部をＳｅｃｃｏエッチン
グ法でエッチングすることにより内部欠陥を可視化して
行った。測定の結果、シリコン基板の内部欠陥の密度分
布が、請求項１の条件を満たすものを合格と判定した。
【００２８】表２に本発明例ならびに比較例の判定結果
を示した。本発明例ではいずれも内部欠陥は請求項１に
記載した密度分布となっており、プロセス誘起欠陥がな
く有害不純物のゲッタリング能力に優れ、かつ機械的強
度の低下のないシリコン基板が製造されている。
を示した。本発明例ではいずれも内部欠陥は請求項１に
記載した密度分布となっており、プロセス誘起欠陥がな
く有害不純物のゲッタリング能力に優れ、かつ機械的強
度の低下のないシリコン基板が製造されている。
【００２９】比較例２３〜２７は、第３熱処理の熱処理
条件が請求項５に記載した範囲から外れており、このた
め内部欠陥の密度分布が請求項１の範囲から外れてい
る。
条件が請求項５に記載した範囲から外れており、このた
め内部欠陥の密度分布が請求項１の範囲から外れてい
る。
【００３０】
【表１】
【００３１】
【表２】
【００３２】
【発明の効果】以上詳述した如く、本発明により、プロ
セス誘起欠陥がなく、有害不純物のゲッタリング能力に
優れ、かつ機械的強度の著しい低下のないＣＺシリコン
基板の製造が可能である。このため、高い歩留まりで半
導体装置の製造が可能となり、産業上極めて大きな効果
がある。
セス誘起欠陥がなく、有害不純物のゲッタリング能力に
優れ、かつ機械的強度の著しい低下のないＣＺシリコン
基板の製造が可能である。このため、高い歩留まりで半
導体装置の製造が可能となり、産業上極めて大きな効果
がある。
【図１】本発明の請求項１に示した内部欠陥の密度分布
を示す図。
を示す図。
【図２】従来技術のＩＧ熱処理によるＤＺ層と内部欠陥
層の分布を示す図。
層の分布を示す図。
【図３】有害不純物のゲッタリング能力と内部欠陥の密
度との相関を示す図。
度との相関を示す図。
【図４】シリコン基板の反り量（機械的強度）と内部欠
陥の密度との相関を示す図。
陥の密度との相関を示す図。
【図５】従来技術のＩＧ法での問題点を解決する内部欠
陥層の分布を示す図。
陥層の分布を示す図。
【図６】本発明におけるシリコン基板中の固溶酸素の分
布を示す図。（ａ）は第１熱処理で酸素を内方拡散させ
たときの固溶酸素の濃度分布を示す図。（ｂ）は第１熱
処理の冷却速度を制御するかまたは第２熱処理を行った
後の、固溶酸素の濃度分布を示す図。
布を示す図。（ａ）は第１熱処理で酸素を内方拡散させ
たときの固溶酸素の濃度分布を示す図。（ｂ）は第１熱
処理の冷却速度を制御するかまたは第２熱処理を行った
後の、固溶酸素の濃度分布を示す図。
Claims (5)
- 【請求項１】 シリコン基板の厚さ方向に表面から中心
にかけて１×１０5ｃｍ-3以下の欠陥密度の領域、１×
１０7 ｃｍ-3以上の欠陥密度の領域 および１×１０7
ｃｍ-3未満の欠陥密度の領域を順次有することを特徴と
するシリコン基板。 - 【請求項２】 シリコン基板の厚さ方向に表面から中心
にかけて表面側の領域は５×１０17ｃｍ-3以下の固溶酸
素領域、中間の領域はウエハ中心領域の固溶酸素濃度よ
り高い固溶酸素領域であることを特徴とするシリコン基
板。 - 【請求項３】 シリコン基板を酸素ガスまたは酸素ガス
と非酸化性ガスとの混合ガス雰囲気中で下記（１）式で
示される該シリコン基板中に含まれる固溶酸素が未飽和
になる温度Ｔ以上融点未満に加熱して、１０分間以上の
熱処理を行って、前記シリコン基板中に前記ガス中の酸
素を内方拡散させた後に、少なくとも９００℃までの温
度域を１℃／ｍｉｎ以上１００℃／ｍｉｎ以下の冷却温
度で冷却することを特徴とする請求項２に記載のシリコ
ン基板を製造する方法。 Ｔ＝１．７７×１０4 ／ｌｎ（９×１０22／Ｃ）−２７３・・・・・（１） Ｔ：シリコン基板中に含まれる固溶酸素が未飽和になる
温度（単位：℃）、 Ｃ：シリコン基板中に含まれる固溶酸素濃度（単位：ｃ
ｍ-3） - 【請求項４】 請求項３に記載の方法に引き続いて１１
００℃以上かつ請求項３に記載の（１）式で示される温
度Ｔ未満の温度に加熱して、少なくとも１０分間以上の
熱処理を行って表面層の固溶酸素を外方拡散させること
を特徴とする請求項２に記載のシリコン基板を製造する
方法。 - 【請求項５】 請求項２に記載したシリコン基板を用い
て該シリコン基板を４００℃以上１０５０℃以下の温度
に加熱して少なくとも３０分間以上の熱処理を行うこと
を特徴とする請求項１に記載のシリコン基板を製造する
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9070992A JPH05291097A (ja) | 1992-04-10 | 1992-04-10 | シリコン基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9070992A JPH05291097A (ja) | 1992-04-10 | 1992-04-10 | シリコン基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291097A true JPH05291097A (ja) | 1993-11-05 |
Family
ID=14006062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9070992A Pending JPH05291097A (ja) | 1992-04-10 | 1992-04-10 | シリコン基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291097A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11111724A (ja) * | 1997-09-30 | 1999-04-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH11220019A (ja) * | 1998-02-02 | 1999-08-10 | Nippon Steel Corp | Ｓｏｉ基板およびその製造方法 |
| JPH11322491A (ja) * | 1998-03-09 | 1999-11-24 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエ―ハの製造方法およびシリコン単結晶ウエ―ハ |
| JP2000053489A (ja) * | 1998-06-02 | 2000-02-22 | Shin Etsu Handotai Co Ltd | パ―ティクルモニタ―用シリコン単結晶ウエ―ハの製造方法およびパ―ティクルモニタ―用シリコン単結晶ウエ―ハ |
| JP2003124220A (ja) * | 2001-10-10 | 2003-04-25 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハの製造方法及びシリコンウェーハ |
| JP2006261632A (ja) * | 2005-02-18 | 2006-09-28 | Sumco Corp | シリコンウェーハの熱処理方法 |
| JP2009016864A (ja) * | 1999-11-13 | 2009-01-22 | Samsung Electronics Co Ltd | シリコンウェーハの製造方法 |
| JP2009177194A (ja) * | 2009-03-19 | 2009-08-06 | Sumco Corp | シリコンウェーハの製造方法、シリコンウェーハ |
| JP2010034195A (ja) * | 2008-07-28 | 2010-02-12 | Covalent Materials Corp | シリコンウェーハおよびその製造方法 |
| JP2010040588A (ja) * | 2008-07-31 | 2010-02-18 | Covalent Materials Corp | シリコンウェーハ |
| US8476149B2 (en) | 2008-07-31 | 2013-07-02 | Global Wafers Japan Co., Ltd. | Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process |
| JP2017076772A (ja) * | 2015-06-12 | 2017-04-20 | キヤノン株式会社 | 撮像装置およびその製造方法ならびにカメラ |
-
1992
- 1992-04-10 JP JP9070992A patent/JPH05291097A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11111724A (ja) * | 1997-09-30 | 1999-04-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH11220019A (ja) * | 1998-02-02 | 1999-08-10 | Nippon Steel Corp | Ｓｏｉ基板およびその製造方法 |
| JPH11322491A (ja) * | 1998-03-09 | 1999-11-24 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエ―ハの製造方法およびシリコン単結晶ウエ―ハ |
| JP2000053489A (ja) * | 1998-06-02 | 2000-02-22 | Shin Etsu Handotai Co Ltd | パ―ティクルモニタ―用シリコン単結晶ウエ―ハの製造方法およびパ―ティクルモニタ―用シリコン単結晶ウエ―ハ |
| JP2009016864A (ja) * | 1999-11-13 | 2009-01-22 | Samsung Electronics Co Ltd | シリコンウェーハの製造方法 |
| JP2009021623A (ja) * | 1999-11-13 | 2009-01-29 | Samsung Electronics Co Ltd | シリコンウェーハの製造方法 |
| JP2003124220A (ja) * | 2001-10-10 | 2003-04-25 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハの製造方法及びシリコンウェーハ |
| JP2006261632A (ja) * | 2005-02-18 | 2006-09-28 | Sumco Corp | シリコンウェーハの熱処理方法 |
| JP2010034195A (ja) * | 2008-07-28 | 2010-02-12 | Covalent Materials Corp | シリコンウェーハおよびその製造方法 |
| JP2010040588A (ja) * | 2008-07-31 | 2010-02-18 | Covalent Materials Corp | シリコンウェーハ |
| US8476149B2 (en) | 2008-07-31 | 2013-07-02 | Global Wafers Japan Co., Ltd. | Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process |
| JP2009177194A (ja) * | 2009-03-19 | 2009-08-06 | Sumco Corp | シリコンウェーハの製造方法、シリコンウェーハ |
| JP2017076772A (ja) * | 2015-06-12 | 2017-04-20 | キヤノン株式会社 | 撮像装置およびその製造方法ならびにカメラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6641888B2 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer. | |
| US4314595A (en) | Method of forming nondefective zone in silicon single crystal wafer by two stage-heat treatment | |
| US4376657A (en) | Method of making fault-free surface zone in semiconductor devices by step-wise heat treating | |
| US6878451B2 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer | |
| CN110799678A (zh) | 处理硅晶片以具有内部去疵与栅极氧化物完整性良率的方法 | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| JPH05291097A (ja) | シリコン基板およびその製造方法 | |
| JPH0845947A (ja) | シリコン基板の熱処理方法 | |
| JP3022044B2 (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| KR100625822B1 (ko) | 실리콘 웨이퍼 및 그의 제조 방법 | |
| JP3298467B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP2010287885A (ja) | シリコンウェーハおよびその製造方法 | |
| JPH0518254B2 (ja) | ||
| JP4035886B2 (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
| JPS62123098A (ja) | シリコン単結晶の製造方法 | |
| JPH05326467A (ja) | 半導体基板及びその製造方法 | |
| JPH1143393A (ja) | シリコン単結晶ウエハーおよびその製造方法 | |
| JP5211550B2 (ja) | シリコン単結晶ウェーハの製造方法 | |
| JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JPH11288942A (ja) | 半導体装置の製造方法 | |
| JP4112654B2 (ja) | シリコンウエーハの製造方法 | |
| JP3238957B2 (ja) | シリコンウェーハ | |
| JPH09199379A (ja) | 高品位エピタキシャルウエハ及びその製造方法 | |
| WO2001018285A1 (fr) | Plaquette et procede de fabrication de la plaquette |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010313 |