JPH04139882A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は薄膜トランジスタに関し、特にポリシリコン膜
をチャネル層とする薄膜トランジスタに関するものであ
る。

〔従来の技術〕

従来技術による薄膜トランジスタ（Ｔ　Ｆ　１”　）に
ついて、第３図（ａ）〜（Ｃ）を参照して説明する。

はじめに第３図（ａ）に示すように、Ｐ型シリコン基板
１をスチーム酸化して厚さ５０００人の酸化シリコン膜
２を成長する。

つぎにＣＶＤ法により厚さ６００人のノンドープポリシ
リコン膜３を堆積してから、ドライ０２酸化によりゲー
ト酸化膜となる酸化シリコン膜４を形成する。

つぎにＣＶＤ法により厚さ３０００人の燐ドープポリシ
リコンを成長してから、フォトリソグラフィおよび異方
性エツチングによりゲート電極となる燐ドープポリシリ
コン５を形成する。

つぎに第３図（ｂ）に示すように、ゲート電極５からド
レイン予定領域の一部までを覆うフ１　）レジスト６を
形成する。

つぎにフォトレジスト６をマスクとして、燐を加速エネ
ルギー３０ｋｅＶ１注大量（ドース）３ｘ　ｉ　ｏ　”
Ｃｍ−２イオン注入してソース−ドレイン予定領域およ
びゲート電極５に不純物を導入する。

つぎに第３図（Ｃ）に示すように、フォトレジスト６を
除去したのち酸化雰囲気て熱処理して、先にイオン注入
された不純物を活性化することにより、ソース７、ドレ
イン７ａおよびゲート電極５を形成する。

つぎに常圧ＣＶ　ｌ）法によりＢＰＳＧ膜からなる層間
絶縁膜８を堆積する。

つぎに９００°Ｃの窒素雰囲気で層間絶縁膜８をリフロ
ーして表面を平坦化する。

つぎにフォトリングラフィおよびＲＩＥ法によりコンタ
クトを開口したのち、ソース−ドレインおよびゲート電
極配線となるアルミ配線１２を形成してＴＦ’Ｔの素子
部が完成する。

〔発明が解決しようとする課題〕

従来技術のＴＦ’Ｔにおいては、ドレイン拡散層とゲー
ト電極との間にノンドープポリシリコンからなる高抵抗
のオフセット領域を設けてリーク電流を低減している。

ところがオフセット領域を設けるためのレジストパター
ンを形成する目金わせ露光工程の追加によるコスト−１
−昇の問題があった。

さらに目金ぜ余裕を必要とするため微細化が国力１″に
なるという問題があった。

〔課題を解決するための手段〕

本発明の薄膜トランジスタは半導体基板の一主面に第１
の絶縁膜が堆積され、前記第１の絶縁膜上の一部に第１
のポリシリコン膜が形成され、全面に第２のポリシリコ
ン膜が形成され、全面に堆積された第２の絶縁膜を隔て
て前記第１のポリ７リコン膜によって形成されている段
差に対して側壁となる第３のポリシリコン膜が形成され
、全面に第３の絶縁膜が堆積され、前記第３のポリシリ
コン膜から前記第３の絶縁膜の厚さだけ離れて前記第２
のポリシリコン膜中に形成された一導電型の不純物拡散
領域を存するものである。

〔実施例〕

本発明の第１の実施例について、第１図（ａ）〜（ｇ）
を参照して説明する。

はじめに第１図（ａ）に示すように、Ｐ型シリコン基板
１に厚さ４０００人の酸化シリコン膜２を形成する。つ
ぎにＣＶＤ法により厚さ４０００人の燐ドープポリシリ
コン９および窒化シリコン膜１０を堆積する。

つぎにフォトレジスト（図示せず）でソース予定領域を
覆って窒化膜１０および燐ドープポリシリコン９を異方
性エツチングする。

つぎに第１図（ｂ）に示すように、スチーム酸化により
厚さ２ｏｏｏ人の酸化膜ンリコン膜１０ａを形成する。

つぎに第１図（Ｃ）に示すように、熱燐酸により窒化膜
１０のみを選択除去してから、ＣＶＤ法により厚さ８０
０人のノンドープポリシリコン３を堆積する。

つぎに第１図（ｄ）に示すように、ドライ０２酸化によ
りゲート酸化膜となる厚さ２００人の酸化シリコン膜４
を成長したのち、ＣＶＤ法により厚さ５０００人の燐ド
ープポリシリコン５を堆積する。

つぎに第１図（ｅ）に示すように、異方性エツチングに
より燐ドープポリシリコン５をエッチバックして、燐ド
ープポリシリコン９の段差の側面のみに燐ドープポリシ
リコン５のサイドウメールを形成する。これがゲート電
極きなる。

つぎに第１図（ｆ）に示すように、ＣＶＤ法により厚さ
２０００人の酸化シリコン膜１１を堆積する。

つぎに酸化シリコン膜１１を通して燐を加速エネルギー
１８０ｋｅＶ、注入量（ドース）６×１０′５ｃｍ−２
イオン注入する。

つぎに第１図（ｇ）に示すように、厚さ５０００人のＢ
ＰＳＧ膜からなる層間絶縁膜８を堆積したのち、窒素雰
囲気でアニールしてリフロー平坦化を行なう。このとき
イオン注入した不純物が活性化されてソース７およびド
レイン７ａが形成される。

つぎにゲート電極５およびソース−ドレイン７．７ａに
コンタクトを開口し、アルミ配線１２を形成してＴＰＴ
の素子部が完成する。

こうしてドレイン７ａとゲート電極５との間にオフセッ
トが形成される。オフセット長１は酸化膜」１の膜厚と
ほぼ等しくなる。酸化膜の膜厚を調整することにより容
易にオフセット長を制御することができる。ソース７は
ドレイン７ａに比べて厚くなるため層抵抗が小さくなっ
ている。

つぎに本発明の第２の実施例について、第２図（ａ）〜
（Ｃ）を参照して説明する。

本実施例では燐１！−プポリンリコンの代すに酸化シリ
コン膜を用いてソース予定領域の段差を形成する。

はじめに第２図（ａ）に示すように、Ｐ型ンリコン基板
１」二にＣＶＤ法により厚さ１．０μｍの酸化シリコン
膜２を堆積する。

つぎにソース予定領域」二に形成したフットレジスト（
図示せず）をマスクとして酸化シリコン膜２を深さ５０
００人まで冗方性工・ノチングする。

つぎに第２図（１））に示すように、全面にノンドープ
ポリシリコン３、ゲート酸化膜となる酸化シリコン膜４
、燐ドープポリシリコン５を順次堆積する。

つぎに第２図（Ｃ）に示すように、エッチバックにより
リンドープポリシリコン５からなるゲート電極を形成し
、ＣＶＤ法により酸化シリコン膜１１を堆積する。

つぎに燐を加速エネルギー１００　ｋ　ｅ　Ｖ　１注大
量（ドース）ＬＸ　１０Ｉ６ｃｍ−”イオン注入してソ
ース７およびドレイン７ａを形成する。

このあと層間絶縁膜形成、コンタクト開口、アルミ配線
形成を経てＴＰＴの素子部が完成する。

〔発明の効果〕

ソース予定領域予定領域の配線端部にポリシリコンチャ
ネルおよびゲート酸化膜を介してゲート電極をポリシリ
コンサイドウオールによって形成する。

さらにゲート電極の段差を覆うように堆積した膜厚の７
様な酸化シリコン膜を通してソース−ドレイン用の不純
物のイオン注入を行なっている。

そのためソース−ドレインおよびオフセット領域ラスべ
てセルファラインで形成するこトカテキる。

寸法制御が容易で微細化に適し、目合わせ露光工程を削
減することができるという効果がある。

【図面の簡単な説明】

第１図（ａ）〜（ｇ）は本発明の第１の実施例を工程順
に示す断面図、第２図（ａ）〜（Ｃ）は本発明の第２の
実施例を工程順に示す断面図、第３図（ａ）〜（Ｃ）は
従来技術によるＴＦ’Ｔの製造方法を工程順に示す断面
図である。 １・・・Ｐ型シリコン基板、２・・・酸化シリコン膜、
３・・・ノンドープポリシリコン、４・・・酸化シリコ
ン１］Ｌ５−＊ドープポリシリコン、６・・・フォトレ
ジスト、７・・・ソース、７ａ・・・ドレイン、８・・
・層間絶縁膜、９・・・燐ドープポリシリコン、１０・
・・窒化シリコン膜、１０．１１・・・酸化ンリコン膜
、１２・・・−〇− アルミ配線。 万 図 １″ 第 図 兜 ？ 図 易 図

Claims (1)

【特許請求の範囲】
1. 　半導体基板の一主面に第１の絶縁膜が堆積され、前記
   第１の絶縁膜上の一部に第１のポリシリコン膜が形成さ
   れ、全面に第２のポリシリコン膜が形成され、全面に堆
   積された第２の絶縁膜を隔てて前記第１のポリシリコン
   膜によって形成されている段差に対して側壁となる第３
   のポリシリコン膜が形成され、全面に第３の絶縁膜が堆
   積され、前記第３のポリシリコン膜から前記第３の絶縁
   膜の厚さだけ離れて前記第２のポリシリコン膜中に形成
   された一導電型の不純物拡散領域を有することを特徴と
   する薄膜トランジスタ。