JPH04139964A - 電子遊戯システムにおける複数装置の同期化方式 - Google Patents
電子遊戯システムにおける複数装置の同期化方式Info
- Publication number
- JPH04139964A JPH04139964A JP2263302A JP26330290A JPH04139964A JP H04139964 A JPH04139964 A JP H04139964A JP 2263302 A JP2263302 A JP 2263302A JP 26330290 A JP26330290 A JP 26330290A JP H04139964 A JPH04139964 A JP H04139964A
- Authority
- JP
- Japan
- Prior art keywords
- devices
- sub
- clock signal
- main device
- low frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
- Closed-Circuit Television Systems (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
＊ＩＩ的
（産業上の利用分ｊＦＤ
本発明は、複数の装置のそれぞれの動作タイミンツを同
期化する方式５こ関する。
期化する方式５こ関する。
たとえば、複数のプロジェクタをそれぞ九制御して、各
プロジェクタのビデオ画像などの各タイミングを同期化
する方式に関する。
プロジェクタのビデオ画像などの各タイミングを同期化
する方式に関する。
（従来の技術）
従来、−船釣に、複数の装置を統合しているシステムに
おいでは、このシステム全体のりロック周波数と同じ周
波数を、各装置にぞわ７ぞｔシーｊｊえるが、あるいは
、システム−へ本のクロック周波数の数倍の周波数を、
各装置にそれｆれ与えていた。
おいでは、このシステム全体のりロック周波数と同じ周
波数を、各装置にぞわ７ぞｔシーｊｊえるが、あるいは
、システム−へ本のクロック周波数の数倍の周波数を、
各装置にそれｆれ与えていた。
この結果、システムに統合される各装置はそれぞれ、接
続される部分などで高周波を取り扱うことになるため、
１）電波障害の発生がある。２）接続方法が複雑になる
。３３）晶価な部品が必要になる。などの間語点があっ
た。。
続される部分などで高周波を取り扱うことになるため、
１）電波障害の発生がある。２）接続方法が複雑になる
。３３）晶価な部品が必要になる。などの間語点があっ
た。。
（解決しようとする課題）
本発明は、複数のゲーム機、ゲーム用回路装置などの各
装置を、通信接続して−・つのシステムに取りまとめる
と共に、このシステム内の各装置の動作を同期化する必
要がある場合、通信接続されている複数の各装置それぞ
れに、通信が容易な同一の低い周波数のクロックを送信
すると共に、この送信された同一の低い周波数のクロッ
クを使用し′Ｃ１各装置内それぞれに高い周波数のクロ
ックを得ると共に同期させて、各装置内のプロジェクタ
などによるビデオ映像を同期する等を目的に開発された
ものである。
装置を、通信接続して−・つのシステムに取りまとめる
と共に、このシステム内の各装置の動作を同期化する必
要がある場合、通信接続されている複数の各装置それぞ
れに、通信が容易な同一の低い周波数のクロックを送信
すると共に、この送信された同一の低い周波数のクロッ
クを使用し′Ｃ１各装置内それぞれに高い周波数のクロ
ックを得ると共に同期させて、各装置内のプロジェクタ
などによるビデオ映像を同期する等を目的に開発された
ものである。
＊構成
（課題を解決するための手段）
本発明の複数装置の同期化方式は、
−個のメイン装置をｈｊ ：えイ）と共に、複数のサブ
装置扮備えるシステムにおいて、 これらの各サブ装置が、前記メイン装置からの同一の低
い周波数のタロツク信号をそれぞれ入力して、このクロ
ック信号を位相比較するど共に逓倍することにより、高
い周波数の装置クロック信号をそれぞれ得て、前記複数
のサブ装置を同期化するようにしたことを特徴とし５て
いる。
装置扮備えるシステムにおいて、 これらの各サブ装置が、前記メイン装置からの同一の低
い周波数のタロツク信号をそれぞれ入力して、このクロ
ック信号を位相比較するど共に逓倍することにより、高
い周波数の装置クロック信号をそれぞれ得て、前記複数
のサブ装置を同期化するようにしたことを特徴とし５て
いる。
（作用）
したがって本発明によると、通信接続されている複数の
各装置それぞれに１通信が容易な同一の低い周波数のク
ロツタを送信すると共に、この送信された同一の低い周
波数のクロックを使用して、各装置内でそれぞ第１．に
高い周波数のクロックを得るため、電波障害の発生がな
くなると共に、接続方法が簡単になり、さらに高価な部
品が不要になるなどの利点、がある。
各装置それぞれに１通信が容易な同一の低い周波数のク
ロツタを送信すると共に、この送信された同一の低い周
波数のクロックを使用して、各装置内でそれぞ第１．に
高い周波数のクロックを得るため、電波障害の発生がな
くなると共に、接続方法が簡単になり、さらに高価な部
品が不要になるなどの利点、がある。
（実施例）
以下に本発明を、その実施例についＣ添付の同面を参照
して説明する。
して説明する。
第１図は、本発明による一実施例を概略的に示すブロッ
ク図である。
ク図である。
第１図の１は、システム１０を構成する１個のメイン装
置で、このメイン装置１は、後記するクワツク信号９を
送出する複数の通信線２１．２２−・、２Ｎを有すると
共に、データ信号を送出する複数の通信線６１．６２、
−１６Ｎを有する。
置で、このメイン装置１は、後記するクワツク信号９を
送出する複数の通信線２１．２２−・、２Ｎを有すると
共に、データ信号を送出する複数の通信線６１．６２、
−１６Ｎを有する。
なお、これらの一対の通信線２］、６．Ｌ、２２．６２
、〜．２Ｎ、６Ｎには、光ファイバーを使用しているが
、電線や電波や光などを使用しても良いことは勿論であ
る。
、〜．２Ｎ、６Ｎには、光ファイバーを使用しているが
、電線や電波や光などを使用しても良いことは勿論であ
る。
また、クロック信号用の通信線２１．２２、〜．２Ｎと
、データイ８号用の通信線６Ｊ、６２、〜：Ｓ 、６Ｎとは、別々に使用されているが、データ用の通信
線６１．６２、・〜、６Ｎのデータ信号に、クロック信
号９を含めるようにすると、−・本の通信線でデータど
クロックどを送九ることは勿論である１゜ ３１はシステム１０を構成する第］のサブ装置で、この
サブ装置３１は一対の通信線２１．６１に接続されてい
る。
、データイ８号用の通信線６Ｊ、６２、〜：Ｓ 、６Ｎとは、別々に使用されているが、データ用の通信
線６１．６２、・〜、６Ｎのデータ信号に、クロック信
号９を含めるようにすると、−・本の通信線でデータど
クロックどを送九ることは勿論である１゜ ３１はシステム１０を構成する第］のサブ装置で、この
サブ装置３１は一対の通信線２１．６１に接続されてい
る。
同様に、第２のサブ装置３２＋Ｊ一対の通信線ｚ２、〔
５２に接続さオシ、・・・第Ｎのザブ装置３Ｎも一対の
通信線２Ｎ、６Ｎに接続されている。
５２に接続さオシ、・・・第Ｎのザブ装置３Ｎも一対の
通信線２Ｎ、６Ｎに接続されている。
第１から第Ｎのサブ装置３１．３２、〜．３Ｎはそれぞ
れ、Ｐ Ｌ Ｌ回路すなわち位相ロックドループ回路４
１．４２、〜．４Ｎならびに逓倍回路８１．８２．〜．
８Ｎを内蔵している。
れ、Ｐ Ｌ Ｌ回路すなわち位相ロックドループ回路４
１．４２、〜．４Ｎならびに逓倍回路８１．８２．〜．
８Ｎを内蔵している。
これら一対になる位相ロックドループ回路４１．４２、
〜．４Ｎならびに逓倍回路８１．８２、〜．８Ｎは、メ
イン装置１からの低い周波数のクロック信号９をそれぞ
れ人力して、位相比較すると共に逓倍することにより、
高い周波数の装置クロック信号５をそれぞれ出力する。
〜．４Ｎならびに逓倍回路８１．８２、〜．８Ｎは、メ
イン装置１からの低い周波数のクロック信号９をそれぞ
れ人力して、位相比較すると共に逓倍することにより、
高い周波数の装置クロック信号５をそれぞれ出力する。
なお、７１．７２．〜．７Ｎはそれぞれ、第１のサブ装
置３１、第２のサブ装置３２、・・・第Ｎのサブ装置３
Ｎに接続されるプロジェクタ、モニターなどの装置であ
る。
置３１、第２のサブ装置３２、・・・第Ｎのサブ装置３
Ｎに接続されるプロジェクタ、モニターなどの装置であ
る。
上述の構成からなる本実施例は、−個のメイン装置１か
ら、容易かつ簡東に通信できる低い周波数、たとえば、
１メガヘルツのクロック信号９を送り出す。
ら、容易かつ簡東に通信できる低い周波数、たとえば、
１メガヘルツのクロック信号９を送り出す。
このクロック信号９は、通信線２１．２２、−・・、２
Ｎにより、複数のサブ装置３１．３２、〜３Ｎにそれぞ
れ送られ、送られたクロック信号９は、各サブ装置３１
．３２、〜．３Ｎの内部で、位相比較されると共に逓倍
されて、高い周波数の目的の装置グロック信号５に、そ
れぞ九変換されろ。
Ｎにより、複数のサブ装置３１．３２、〜３Ｎにそれぞ
れ送られ、送られたクロック信号９は、各サブ装置３１
．３２、〜．３Ｎの内部で、位相比較されると共に逓倍
されて、高い周波数の目的の装置グロック信号５に、そ
れぞ九変換されろ。
したがって、接続さ九ている各サブ装置３１．３２、〜
．３Ｎ内で変換された各々の装置クロック信号５を、す
べて全く同じ周波数、たとえば、５０メガヘルツにして
おくと、各サブ装置３１、３２、−１３１寸は、この装
置クロック信号５を使用することによって、各サブ装置
３１．３２、〜．３Ｎ、すなわちプロジェクタなどの各
装置７１７２、〜．７ Ｎを完全に同期化することがで
きる。
．３Ｎ内で変換された各々の装置クロック信号５を、す
べて全く同じ周波数、たとえば、５０メガヘルツにして
おくと、各サブ装置３１、３２、−１３１寸は、この装
置クロック信号５を使用することによって、各サブ装置
３１．３２、〜．３Ｎ、すなわちプロジェクタなどの各
装置７１７２、〜．７ Ｎを完全に同期化することがで
きる。
なお、たとえば、各サブ装置３１．３２、〜３Ｎの初期
化、すなわち起動などの時に、リセットのタイミングを
、データ通信によって制御するようにすると、プロジェ
クタなどの装置７１．７２、〜．７Ｎを、正確に同期化
できることは勿論である。
化、すなわち起動などの時に、リセットのタイミングを
、データ通信によって制御するようにすると、プロジェ
クタなどの装置７１．７２、〜．７Ｎを、正確に同期化
できることは勿論である。
＊効果
以上のようになる本発明は、通信接続されている複数の
各装置それぞれに、通信が容易な同一の低い周波数のク
ロックを送信すると共に、この送信された同一の低い周
波数のクロックを使用して、各装置内でそれぞわに高い
周波数のクロックを得るため、電波障害の発生がなくな
ると共に、接続方法が簡単になり、さらに高価な部品が
不要になるなどの効果がある。
各装置それぞれに、通信が容易な同一の低い周波数のク
ロックを送信すると共に、この送信された同一の低い周
波数のクロックを使用して、各装置内でそれぞわに高い
周波数のクロックを得るため、電波障害の発生がなくな
ると共に、接続方法が簡単になり、さらに高価な部品が
不要になるなどの効果がある。
第１図は２本発明による一実施例を概略的に示すブロッ
ク図である。 −［・・・メイン装置、 ５・・・装置クロック信号、 ９・・・クロック信号、 １０・・・システ１１． ３１、〜．３Ｎ・・・サブ装置。 ４１、−１４Ｎ・・・位相ロックドループ回路、８１、
〜．８Ｎ・・・逓倍回路６
ク図である。 −［・・・メイン装置、 ５・・・装置クロック信号、 ９・・・クロック信号、 １０・・・システ１１． ３１、〜．３Ｎ・・・サブ装置。 ４１、−１４Ｎ・・・位相ロックドループ回路、８１、
〜．８Ｎ・・・逓倍回路６
Claims (1)
- 【特許請求の範囲】 一個のメイン装置を備えると共に、複数のサブ装置を備
えるシステムにおいて、 これらの各サブ装置が、前記メイン装置からの同一の低
い周波数のクロック信号をそれぞれ入力して、このクロ
ック信号を位相比較すると共に逓倍することにより、高
い周波数の装置クロック信号をそれぞれ得て、前記複数
のサブ装置を同期化するようにしたことを特徴とする複
数装置の同期化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2263302A JPH0817489B2 (ja) | 1990-10-01 | 1990-10-01 | 電子遊戯システムにおける複数装置の同期化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2263302A JPH0817489B2 (ja) | 1990-10-01 | 1990-10-01 | 電子遊戯システムにおける複数装置の同期化方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04139964A true JPH04139964A (ja) | 1992-05-13 |
| JPH0817489B2 JPH0817489B2 (ja) | 1996-02-21 |
Family
ID=17387591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2263302A Expired - Fee Related JPH0817489B2 (ja) | 1990-10-01 | 1990-10-01 | 電子遊戯システムにおける複数装置の同期化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817489B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62105077A (ja) * | 1985-11-01 | 1987-05-15 | Nec Corp | 時刻装置 |
| JPS6415820A (en) * | 1987-07-10 | 1989-01-19 | Hitachi Ltd | Integrated circuit |
| JPH01162974U (ja) * | 1988-05-02 | 1989-11-14 | ||
| JPH02224104A (ja) * | 1988-10-28 | 1990-09-06 | Apollo Computer Inc | 同期化クロック生成装置 |
-
1990
- 1990-10-01 JP JP2263302A patent/JPH0817489B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62105077A (ja) * | 1985-11-01 | 1987-05-15 | Nec Corp | 時刻装置 |
| JPS6415820A (en) * | 1987-07-10 | 1989-01-19 | Hitachi Ltd | Integrated circuit |
| JPH01162974U (ja) * | 1988-05-02 | 1989-11-14 | ||
| JPH02224104A (ja) * | 1988-10-28 | 1990-09-06 | Apollo Computer Inc | 同期化クロック生成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0817489B2 (ja) | 1996-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1042176A (ja) | 撮像装置 | |
| US20070097224A1 (en) | Camera system | |
| CN106507017B (zh) | 一种实现v-by-one的fpga芯片和相应的v-by-one处理方法 | |
| CA2125450A1 (en) | Method and Apparatus for Switching of Duplexed Clock System | |
| JPH04139964A (ja) | 電子遊戯システムにおける複数装置の同期化方式 | |
| JPH08509108A (ja) | 合成クロック信号 | |
| JP6351542B2 (ja) | 回路基板、および表示装置 | |
| EP0966153B1 (en) | Video signal synchronizing apparatus | |
| CN223194756U (zh) | 车载多摄像头同步系统及车辆 | |
| JP3251518B2 (ja) | 同期結合装置 | |
| JP3034388B2 (ja) | 位相同期発振器 | |
| JPS623574A (ja) | 同期信号発生回路 | |
| JP3001899B2 (ja) | 中継装置 | |
| JP3219160B2 (ja) | テレビジョン信号処理装置 | |
| JPS63283231A (ja) | クロック同期方式 | |
| JP2745775B2 (ja) | 同期動作適合測定装置 | |
| JPS62117477A (ja) | Ｐａｌ同期信号発生装置 | |
| JP2707803B2 (ja) | 同期切替方式 | |
| JPH08130522A (ja) | マスター・スレーブ多重通信システム | |
| SU1040616A1 (ru) | Устройство поэлементного фазировани приемников дискретных сигналов | |
| JPS61281770A (ja) | 外部同期装置 | |
| JPS6218871A (ja) | 位相同期装置 | |
| JPH01255382A (ja) | カメラシステム | |
| JPH0698195A (ja) | デジタル衛星通信方式 | |
| JPS62120720A (ja) | 位相同期ル−プ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |