JPH0414173A - 固定小数点演算器 - Google Patents
固定小数点演算器Info
- Publication number
- JPH0414173A JPH0414173A JP11576990A JP11576990A JPH0414173A JP H0414173 A JPH0414173 A JP H0414173A JP 11576990 A JP11576990 A JP 11576990A JP 11576990 A JP11576990 A JP 11576990A JP H0414173 A JPH0414173 A JP H0414173A
- Authority
- JP
- Japan
- Prior art keywords
- output
- accumulator
- register
- format
- shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004364 calculation method Methods 0.000 abstract description 23
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、信号処理装置の演算部などに使用して、様
々なアルゴリズムに対し、簡単に適用できるようにした
固定小数点積和演算器に関するものである。
々なアルゴリズムに対し、簡単に適用できるようにした
固定小数点積和演算器に関するものである。
(従来の技術)
従来、演算装置に関しては、r 5econd −Ge
nerationJTMS 320 User’s G
uide 3 22〜3−27に記載されており、また
、浮動小数点積和演算器に関しては、特開昭62−16
8228号公報により開示されている。
nerationJTMS 320 User’s G
uide 3 22〜3−27に記載されており、また
、浮動小数点積和演算器に関しては、特開昭62−16
8228号公報により開示されている。
第3図は従来の固定小数点積和演算器の一構成を示すブ
ロック図である。この第3図において、乗算器lの出力
あるいは入力レジスタ2の出力をマルチプレクサ3で選
択し、その選択した出力を図示しないレジスタによって
指定される値だけシフタ4によってシフトし、このシフ
タ4の出力とアキュムレータ6の出力とを演算装置5(
以下、ALUという)で加算するようになっている。
ロック図である。この第3図において、乗算器lの出力
あるいは入力レジスタ2の出力をマルチプレクサ3で選
択し、その選択した出力を図示しないレジスタによって
指定される値だけシフタ4によってシフトし、このシフ
タ4の出力とアキュムレータ6の出力とを演算装置5(
以下、ALUという)で加算するようになっている。
このALU5の出力はアキエムレータ6に格納されると
ともに、アキュムレータ6の出力を命令から指定される
値だけ左シフタ7で左シフトするように構成されている
。
ともに、アキュムレータ6の出力を命令から指定される
値だけ左シフタ7で左シフトするように構成されている
。
このような構成をなす固定小数点積和演算器を用いて二
つのデータ列の内積を求める場合、ALU5でのオーバ
フローを避けるためには、以下のような手段を必要とす
る。
つのデータ列の内積を求める場合、ALU5でのオーバ
フローを避けるためには、以下のような手段を必要とす
る。
すなわち、積和演算途中のデータの最大値がALUの出
力として表現できる値となるように乗算器1の出力を右
シフトする。この右シフトした数値フォーマットで累積
加算を行い、最後に元の数(1フオーマツトに戻すため
にアキュムレータに格納された結果を左シフトして取り
出す。
力として表現できる値となるように乗算器1の出力を右
シフトする。この右シフトした数値フォーマットで累積
加算を行い、最後に元の数(1フオーマツトに戻すため
にアキュムレータに格納された結果を左シフトして取り
出す。
また、上記手順以外の方法としては、ALUのビット幅
を乗算器出力ビット以上に拡張し、積和演算途中のデー
タがALUの出力として表現できるようにすることによ
り、オーバフローを避けるという構成が採られてきた。
を乗算器出力ビット以上に拡張し、積和演算途中のデー
タがALUの出力として表現できるようにすることによ
り、オーバフローを避けるという構成が採られてきた。
(発明が解決しようとする課題)
しかしながら、上記構成の固定小数点積和演算器では、
汎用計算機などを用いたシミュレーションを行うことに
よって、入力データあるいは演算途中でのデータのダイ
ナミックレンジをあらかしめ調査し、オーバフローが起
こらないようにシフト量を決定させる必要がある。
汎用計算機などを用いたシミュレーションを行うことに
よって、入力データあるいは演算途中でのデータのダイ
ナミックレンジをあらかしめ調査し、オーバフローが起
こらないようにシフト量を決定させる必要がある。
また、突発的に大きいデータが入力した場合には、対処
できない。
できない。
このシミュレーションを省略あるいは簡略化する方法と
して、どのようなデータが入力されても、オーバフロー
が起こらないようなシフト量を選択することが考えられ
る。
して、どのようなデータが入力されても、オーバフロー
が起こらないようなシフト量を選択することが考えられ
る。
この方法では、実際の入力データに対し、余裕を持たせ
たシフト量であるため、演算精度が損なわれるという問
題点がある。
たシフト量であるため、演算精度が損なわれるという問
題点がある。
また、このシフト量のビット数だけALU幅を拡張する
と、精度は保たれるが、演算が変わったり、入力データ
のダイナミックレンジが変わったりすると、ALUの拡
張ビット幅は変更できないため、拡張幅だけでは不足し
たり、ハードウェアが余分になったりするという問題点
があった。
と、精度は保たれるが、演算が変わったり、入力データ
のダイナミックレンジが変わったりすると、ALUの拡
張ビット幅は変更できないため、拡張幅だけでは不足し
たり、ハードウェアが余分になったりするという問題点
があった。
この発明は前記従来技術が持っている問題点のうち、シ
ミュレーションが必要な点と、精度が確保できない点と
、ハードウェアに冗長性がある点について解決した固定
小数点積和演算器を提供するものである。
ミュレーションが必要な点と、精度が確保できない点と
、ハードウェアに冗長性がある点について解決した固定
小数点積和演算器を提供するものである。
(課題を解決するための手段)
この発明は前記問題点を解決するために、固定小数点積
和演算器において、入力データをシフト量レジスタの値
だけ算術右シフトする右シフタと、右シフタの出力とア
キュムレータの出力とにより演算を行ってその演算結果
のオーバフローを検出すると演算結果を1ビット右シフ
トしてアキュムレータに格納し、かつシフト量レジスタ
の値を+1するALUと、アキュムレータの出力をシフ
ト量レジスタの値だけ算術左シフトする左シフタとを設
けたものである。
和演算器において、入力データをシフト量レジスタの値
だけ算術右シフトする右シフタと、右シフタの出力とア
キュムレータの出力とにより演算を行ってその演算結果
のオーバフローを検出すると演算結果を1ビット右シフ
トしてアキュムレータに格納し、かつシフト量レジスタ
の値を+1するALUと、アキュムレータの出力をシフ
ト量レジスタの値だけ算術左シフトする左シフタとを設
けたものである。
(作 用)
この発明によれば、以上のように、固定小数点積和演算
器を構成したので、右シフタで入力データをシフト量レ
ジスタの値だけ算術右シフトし、この右シフタの出力と
アキュムレータの出力とによりALUで演算を行い、そ
の演算結果がオーバフローすると、演算結果を1ビット
右シフトして7t−ユムレータに格納するとともに、シ
フト量レジスタの値を+1して、演算中の数値フォーマ
ットに自動的に入力データフォーマットを適合させ、か
つ演算中のデータフォーマットを出力データフォーマッ
トに適合させるように作用し、したがって、前記問題点
を除去できる。
器を構成したので、右シフタで入力データをシフト量レ
ジスタの値だけ算術右シフトし、この右シフタの出力と
アキュムレータの出力とによりALUで演算を行い、そ
の演算結果がオーバフローすると、演算結果を1ビット
右シフトして7t−ユムレータに格納するとともに、シ
フト量レジスタの値を+1して、演算中の数値フォーマ
ットに自動的に入力データフォーマットを適合させ、か
つ演算中のデータフォーマットを出力データフォーマッ
トに適合させるように作用し、したがって、前記問題点
を除去できる。
(実施例)
以下、この発明の固定小数点積和演算器の実施例につい
て図面に基づき説明する。第1図はその一実施例の構成
を示すブロック図である。
て図面に基づき説明する。第1図はその一実施例の構成
を示すブロック図である。
この第1図において、乗算器11の出力と入力レジスタ
12の出力はマルチプレクサ13に入力され、このマル
チプレクサ13により選択されて出力されるようになっ
ている。
12の出力はマルチプレクサ13に入力され、このマル
チプレクサ13により選択されて出力されるようになっ
ている。
マルチプレクサ13の出力は右シフタ140入カデータ
として、この右シフタ14に入力されるようになってい
る。この右シフタ14はマルチプレクサ13の出力を入
力して、シフト量レジスタ15の内容だけ算術右シフト
が行われるようになっている。
として、この右シフタ14に入力されるようになってい
る。この右シフタ14はマルチプレクサ13の出力を入
力して、シフト量レジスタ15の内容だけ算術右シフト
が行われるようになっている。
右シフタ14の出力とアキュムレータ17の出力はAL
U16に入力されるようになっている。
U16に入力されるようになっている。
このALU16は右シフタ14の出力とアキエムレータ
17の出力との加減算を行うとともに、その演算結果が
オーバフローしているか、否かの検出も行うようになっ
ている。
17の出力との加減算を行うとともに、その演算結果が
オーバフローしているか、否かの検出も行うようになっ
ている。
ALU16の演算結果はアキュムレータ17に出力され
るようになっているが、演算結果がオーバフローしてい
ることを検出すると、演算結果を1ビット右シフトして
アキュムレータ17に格納するとともに、シフト量レジ
スタ15の値に+1するようになっている。
るようになっているが、演算結果がオーバフローしてい
ることを検出すると、演算結果を1ビット右シフトして
アキュムレータ17に格納するとともに、シフト量レジ
スタ15の値に+1するようになっている。
このアキュムレータ17の出力は上述のように、ALU
16に入力されるようになっているとともに、左シフタ
18にも出力するようになっている。
16に入力されるようになっているとともに、左シフタ
18にも出力するようになっている。
この左シフタ18はシフト量レジスタ15の値だけ算術
左シフトして出力するようになっている。
左シフトして出力するようになっている。
次に、動作について説明する。積和演算を行う場合には
、まず、積和演算を行う前に、アキュムレータ17の内
容とシフト量レジスタ15の内容をともにOにしておく
。
、まず、積和演算を行う前に、アキュムレータ17の内
容とシフト量レジスタ15の内容をともにOにしておく
。
この状態で、乗算器11の二つの入力端子にデータを与
えると、乗算器11はこの二つの入力データの乗算を行
い、その乗算結果をマルチプレクサ13に出力する。
えると、乗算器11はこの二つの入力データの乗算を行
い、その乗算結果をマルチプレクサ13に出力する。
この乗算器11の出力はマルチプレクサ13により選択
される。積和演算を行う場合には、マルチプレクサ13
は常に乗算器11の出力を選択して右シフタ14に出力
する。
される。積和演算を行う場合には、マルチプレクサ13
は常に乗算器11の出力を選択して右シフタ14に出力
する。
また、入力レジスタ12の演算したい場合には、マルチ
プレクサ13を切り換える必要があるが、これについて
は後述する。
プレクサ13を切り換える必要があるが、これについて
は後述する。
いまは、マルチプレクサ13が乗算器11の出力を選択
した場合であり、マルチプレクサ13が乗算器11の出
力を選択して右シフタ14に出力すると、この右シフタ
14により、マルチプレクサ13の出力をシフト量レジ
スタ15の内容だけ算術右シフトするが、最初はシフト
量レジスタ15の値はOであるので、データは影響され
ない。
した場合であり、マルチプレクサ13が乗算器11の出
力を選択して右シフタ14に出力すると、この右シフタ
14により、マルチプレクサ13の出力をシフト量レジ
スタ15の内容だけ算術右シフトするが、最初はシフト
量レジスタ15の値はOであるので、データは影響され
ない。
次に、右シフタ14の出力とアキュムレータ17の内容
をALU16に入力し、この両者をALU16で加算す
る。この加算の結果、オーバフローが生した場合には、
加算結果を1ビット右シフトして、アキュムレータ17
に格納するとともに、シフト量レジスタ15の内容を+
1して、このシフト量レジスタ15に格納する。
をALU16に入力し、この両者をALU16で加算す
る。この加算の結果、オーバフローが生した場合には、
加算結果を1ビット右シフトして、アキュムレータ17
に格納するとともに、シフト量レジスタ15の内容を+
1して、このシフト量レジスタ15に格納する。
以降ALU 16では、これまでのデータフォーマット
(データフォーマットに関しては後に詳述)より1ビッ
ト小数点の位置が右に移動したフォーマットで演算を行
うことになる。
(データフォーマットに関しては後に詳述)より1ビッ
ト小数点の位置が右に移動したフォーマットで演算を行
うことになる。
ALU16において、オーバフローが生じなかった場合
には、右シフタ14の出力とアキュムレータ17の出力
との加算結果をそのままアキュムレータ17に格納する
。
には、右シフタ14の出力とアキュムレータ17の出力
との加算結果をそのままアキュムレータ17に格納する
。
次に、乗算器11の入力データを変えて、上記と同様に
乗算し、その乗算結果をマルチプレクサ13で選択して
右シフタ14に出力し、右シフタ14の出力とアキュム
レータ17の出力とを上記と同様にして加算し、その加
算結果をアキュムレータ17に格納するという操作をデ
ータの数だけ繰り返す。
乗算し、その乗算結果をマルチプレクサ13で選択して
右シフタ14に出力し、右シフタ14の出力とアキュム
レータ17の出力とを上記と同様にして加算し、その加
算結果をアキュムレータ17に格納するという操作をデ
ータの数だけ繰り返す。
ただし、2度目以腎の操作はシフト量レジスタ15の内
容が0でない可能性があるので、乗算器11の出力デー
タは右シフタ14により、シフト量レジスタ15の内容
だけ算術右シフトされる。
容が0でない可能性があるので、乗算器11の出力デー
タは右シフタ14により、シフト量レジスタ15の内容
だけ算術右シフトされる。
このような操作の繰り返しが終了すると、アキュムレー
タ17の内容を左シフタ18により、シフト量レジスタ
15の内容だけ算術左シフトして出力する。
タ17の内容を左シフタ18により、シフト量レジスタ
15の内容だけ算術左シフトして出力する。
このようにすることにより、アキュムレータ17のデー
タフォーマットを意識しないで、乗算器11の出力デー
タフォーマットと同しフォーマットの出力データが得ら
れる。
タフォーマットを意識しないで、乗算器11の出力デー
タフォーマットと同しフォーマットの出力データが得ら
れる。
また、アキュムレータ17と入力レジスタ12の出力を
ALU16を用いて行う場合には、まず、マルチプレク
サ13を切り換えて、入力レジスタ12の出力がマルチ
プレクサ13により選択され、右シフタ14に出力する
。
ALU16を用いて行う場合には、まず、マルチプレク
サ13を切り換えて、入力レジスタ12の出力がマルチ
プレクサ13により選択され、右シフタ14に出力する
。
次に、右シフタ14により、シフト量レジスタ15の内
容だけ右シフトし、ALU16でアキュムレータ17の
出力と右シフタ14の出力との演算を行う。
容だけ右シフトし、ALU16でアキュムレータ17の
出力と右シフタ14の出力との演算を行う。
このようにして、アキュムレータ17内のデータフォー
マットを意識せずに、入力レジスタ12のデータフォー
マットを自動的にアキュムレータI7のデータフォーマ
ットに合わせて演算が行える。ただし、入力レジスタ1
2のデータフォーマットは乗算器11の出力データフォ
ーマットと同一でなければならない。
マットを意識せずに、入力レジスタ12のデータフォー
マットを自動的にアキュムレータI7のデータフォーマ
ットに合わせて演算が行える。ただし、入力レジスタ1
2のデータフォーマットは乗算器11の出力データフォ
ーマットと同一でなければならない。
次に、上記積和演算を行う際のALUI6で扱うデータ
フォーマットに関して説明する。第2図はこのデータフ
ォーマットおよびシフト量レジスタ15の値の推移を示
す図である。
フォーマットに関して説明する。第2図はこのデータフ
ォーマットおよびシフト量レジスタ15の値の推移を示
す図である。
乗算器11の出力フォーマットを第2図(a)に示すよ
うに、整数部nビット、小数部mビットであると仮定す
る。
うに、整数部nビット、小数部mビットであると仮定す
る。
積和演算を行う前はシフト量レジスタ15、アキュムレ
ータ17の値は0であるので、ALU16での乗算結果
のシフトは行われず、第2図(a)のフォーマントのま
までアキュムレータ17に格納される。
ータ17の値は0であるので、ALU16での乗算結果
のシフトは行われず、第2図(a)のフォーマントのま
までアキュムレータ17に格納される。
次に、次サイクルでの乗算器11の出力がアキュムレー
タ17の値とALUI6で加算され、その加算結果がオ
ーバフローしたとする。
タ17の値とALUI6で加算され、その加算結果がオ
ーバフローしたとする。
この時、シフト量レジスタ15を+1増加させるととも
に、ALU16では、演算結果を1ビット右シフトし、
アキュムレータ17に格納する。
に、ALU16では、演算結果を1ビット右シフトし、
アキュムレータ17に格納する。
この場合のアキュムレータ17のデータフォーマットは
第2図ら)のようになる。
第2図ら)のようになる。
このようにして、積和演算を繰り返した場合の途中のデ
ータフォーマットが第2図(c)のように、整数部(n
+3)ビット、小数部(m−3)ビットとなったと仮定
する。この時のシフト量レジスタ15の値は「3jであ
る。
ータフォーマットが第2図(c)のように、整数部(n
+3)ビット、小数部(m−3)ビットとなったと仮定
する。この時のシフト量レジスタ15の値は「3jであ
る。
次サイクルでの乗算器11の出力はこのシフト量レジス
タ15により右シフタ14で3ビット右シフトされ、A
LU16の入力では、アキュムレータ17と同一のデー
タフォーマットとなり、演算が可能となる。
タ15により右シフタ14で3ビット右シフトされ、A
LU16の入力では、アキュムレータ17と同一のデー
タフォーマットとなり、演算が可能となる。
このようにして、積和演算の繰り返しが終了した時のア
キュムレータ17のデータフォーマットが第2図(山の
ように整数倍(n+8)ビット、小数部(m−8)ビッ
トになったと仮定する。
キュムレータ17のデータフォーマットが第2図(山の
ように整数倍(n+8)ビット、小数部(m−8)ビッ
トになったと仮定する。
この時のシフト量レジスタ15の値は「8」である、こ
のフォーマットを持つアキュムレータ17のデータを出
力する場合には、シフト量レジスタ15により、左シフ
タ8において、8ビット左シフトされるため、データフ
ォーマットは第2図(e)のようになる。
のフォーマットを持つアキュムレータ17のデータを出
力する場合には、シフト量レジスタ15により、左シフ
タ8において、8ビット左シフトされるため、データフ
ォーマットは第2図(e)のようになる。
この第2図(e)のフォーマットは乗算器11の出力フ
ォーマットと同一である。
ォーマットと同一である。
このように、積和演算中のデータフォーマットの変化を
意識せずに、乗算器11の出力と同一フォーマットの積
和演算結果が得られる。
意識せずに、乗算器11の出力と同一フォーマットの積
和演算結果が得られる。
また、積和演算途中で別のデータとの演算を行う場合に
は、まず、マルチプレクサ13を入力レジスタ12の出
力が選択するように切り換える。
は、まず、マルチプレクサ13を入力レジスタ12の出
力が選択するように切り換える。
この入力レジスタ12には、乗算器11の出力と同一フ
ォーマットのデータを格納する。現在のアキュムレータ
17のデータフォーマットが第2図(c)であると仮定
すると、入力レジスタ12の値は右シフタ14により3
ビット右シフトされ、アキュムレータ17と同一のデー
タフォーマントとなり、演算が可能になる。
ォーマットのデータを格納する。現在のアキュムレータ
17のデータフォーマットが第2図(c)であると仮定
すると、入力レジスタ12の値は右シフタ14により3
ビット右シフトされ、アキュムレータ17と同一のデー
タフォーマントとなり、演算が可能になる。
したがって、入力レジスタ12には、現在のアキュムレ
ータ17のデータフォーマットに関わらず、乗算器11
の出力と同一データフォーマントを格納しておけば、ア
キュムレータ17との演算が可能となる。
ータ17のデータフォーマットに関わらず、乗算器11
の出力と同一データフォーマントを格納しておけば、ア
キュムレータ17との演算が可能となる。
(発明の効果)
以上詳細に説明したように、この発明によれば、自動的
にALUで数値フォーマットを決定するとともに、入力
データと出力データを自動的にALUでの数値フォーマ
ットに変換するようにしたので、入力データのダイナミ
ックレンジ、演算回数などに関係なく、最適なハードウ
ェア量と演算精度の確保が期待できる。
にALUで数値フォーマットを決定するとともに、入力
データと出力データを自動的にALUでの数値フォーマ
ットに変換するようにしたので、入力データのダイナミ
ックレンジ、演算回数などに関係なく、最適なハードウ
ェア量と演算精度の確保が期待できる。
したがって、信号処理装置の演算部などに使用すれば、
様々なアルゴリズムに対し、簡単に適用できる。
様々なアルゴリズムに対し、簡単に適用できる。
第1図はこの発明の固定小数点積和演算器の一実施例の
構成を示すブロック図、第2図は同上実施例を説明する
ためのシフト量レジスタの値とアキュムレータのデータ
フォーマットの推移を示す説明図、第3図は従来の固定
小数点積和演算器のブロック図である。 11・・・乗算器、12・・・入力レジスタ、13・・
・マルチプレクサ、14・・・右シフタ、15・・・シ
フト量レジスタ、16・・・ALU、17・・・アキュ
ムレータ、18・・・左シフタ。 本発明の3@M岩しのブロック図 第1図 ノワYずレジ°フ9の値 6°−ターフオー々ツ゛ト シフドルンヌタのイitフイ、L−レータのう第2図 −44F1−
構成を示すブロック図、第2図は同上実施例を説明する
ためのシフト量レジスタの値とアキュムレータのデータ
フォーマットの推移を示す説明図、第3図は従来の固定
小数点積和演算器のブロック図である。 11・・・乗算器、12・・・入力レジスタ、13・・
・マルチプレクサ、14・・・右シフタ、15・・・シ
フト量レジスタ、16・・・ALU、17・・・アキュ
ムレータ、18・・・左シフタ。 本発明の3@M岩しのブロック図 第1図 ノワYずレジ°フ9の値 6°−ターフオー々ツ゛ト シフドルンヌタのイitフイ、L−レータのう第2図 −44F1−
Claims (1)
- 【特許請求の範囲】 (a)乗算器と入力レジスタからのデータを選択するマ
ルチプレクサと、 (b)このマルチプレクサの出力をシフト量レジスタの
値だけ算術右シフトする右シフタと、 (c)この右シフタの出力とアキュムレータの出力とに
より演算を行うとともにこの演算結果オーバフローが起
こった場合に演算結果を1ビット右シフトして上記アキ
ュムレータに格納しかつ上記シフト量レジスタの値を+
1する演算手段と、 (d)上記アキュムレータの出力を上記シフト量レジス
タの値だけ算術左シフトを行って出力する左シフタと、 よりなる固定小数点積和演算器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11576990A JP2951685B2 (ja) | 1990-05-07 | 1990-05-07 | 固定小数点演算器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11576990A JP2951685B2 (ja) | 1990-05-07 | 1990-05-07 | 固定小数点演算器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0414173A true JPH0414173A (ja) | 1992-01-20 |
| JP2951685B2 JP2951685B2 (ja) | 1999-09-20 |
Family
ID=14670597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11576990A Expired - Fee Related JP2951685B2 (ja) | 1990-05-07 | 1990-05-07 | 固定小数点演算器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2951685B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100457040B1 (ko) * | 2000-06-21 | 2004-11-10 | 패러데이 테크놀로지 코퍼레이션 | 곱셈 누산 명령을 이용한 데이터 처리 장치 및 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101644039B1 (ko) * | 2015-06-11 | 2016-07-29 | 에스케이텔레콤 주식회사 | 고정소수점 연산 방법 및 고정소수점 연산 장치 |
-
1990
- 1990-05-07 JP JP11576990A patent/JP2951685B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100457040B1 (ko) * | 2000-06-21 | 2004-11-10 | 패러데이 테크놀로지 코퍼레이션 | 곱셈 누산 명령을 이용한 데이터 처리 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2951685B2 (ja) | 1999-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6209017B1 (en) | High speed digital signal processor | |
| EP0351242B1 (en) | Floating point arithmetic units | |
| EP0849664B1 (en) | Apparatus for computing transcendental functions quickly | |
| EP0136834A2 (en) | A digital circuit performing an arithmetic operation with an overflow | |
| EP0424086B1 (en) | Arithmetic processing apparatus and method used thereby | |
| US6233597B1 (en) | Computing apparatus for double-precision multiplication | |
| US5245564A (en) | Apparatus for multiplying operands | |
| JPH1195981A (ja) | 乗算回路 | |
| EP0464493B1 (en) | High-radix divider | |
| JPS6347874A (ja) | 算術演算装置 | |
| US4594680A (en) | Apparatus for performing quadratic convergence division in a large data processing system | |
| US6480873B1 (en) | Power operation device | |
| US5177703A (en) | Division circuit using higher radices | |
| CA2530015C (en) | Division and square root arithmetic unit | |
| JPH05250146A (ja) | 整数累乗処理を行なうための回路及び方法 | |
| US7016930B2 (en) | Apparatus and method for performing operations implemented by iterative execution of a recurrence equation | |
| US4677583A (en) | Apparatus for decimal multiplication | |
| JPH0690668B2 (ja) | ファジイ演算装置 | |
| JPH07234778A (ja) | 演算回路 | |
| KR100317767B1 (ko) | 부동 소수점 2진 4 워드 포맷 승산 명령 유닛 | |
| JPH0414173A (ja) | 固定小数点演算器 | |
| KR100481586B1 (ko) | 모듈러 곱셈 장치 | |
| US20050246406A9 (en) | Emod a fast modulus calculation for computer systems | |
| JPS62197868A (ja) | パイプライン構成の直線近似変換回路 | |
| JPH04172526A (ja) | 浮動小数点除算器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |