JPH0414263A - Insulated gate type bipolar transistor - Google Patents
Insulated gate type bipolar transistorInfo
- Publication number
- JPH0414263A JPH0414263A JP11718590A JP11718590A JPH0414263A JP H0414263 A JPH0414263 A JP H0414263A JP 11718590 A JP11718590 A JP 11718590A JP 11718590 A JP11718590 A JP 11718590A JP H0414263 A JPH0414263 A JP H0414263A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- electrode
- turn
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、バイポーラトランジスタのベース電流を同一
基板表面1部に形成されたM OS F E Tより供
給する絶縁ゲート型バイポーラトランジスタ(以下I
GBTと記す)の素子1lIaに関する。Detailed Description of the Invention [Field of Industrial Application] The present invention relates to an insulated gate bipolar transistor (hereinafter referred to as I
The present invention relates to an element 1lIa (denoted as GBT).
〔従来の技術;
I GBT−よ、従来の電力用たて型MOS F ET
と同様なIIIaでありながら、バイポーラトランジス
タを内部に含み、所謂伝導度変調を利用することによっ
て導電状態での電圧降下を小さく出来る利点を持たせた
ものである。Nチャネル型IGBTの断面構造は第2図
に示すとおりで、コレクタ層1としてコレクタ端子21
に接続されるコレクタ電極8が接触するP°基板上にN
゛バフフフ層2介してN−ベース層3が積層され、この
N−′ベース層3の表面部にP形チャネル層4が、さら
にその表面部にN゛ソース層5形成されている。[Prior art; IGBT-, conventional power vertical MOS FET
Although it is similar to IIIa, it includes a bipolar transistor inside and has the advantage of reducing the voltage drop in a conductive state by utilizing so-called conductivity modulation. The cross-sectional structure of the N-channel IGBT is as shown in FIG.
The collector electrode 8 connected to the N
An N-base layer 3 is laminated with a buff layer 2 in between, and a P-type channel layer 4 is formed on the surface of the N-' base layer 3, and an N-source layer 5 is formed on the surface thereof.
チャネル層4のソース層5とベース層3の間の表面層6
にNチャネルを形成するため、絶縁膜7を介して多結晶
シリコンゲート電?1tlOが設けられていてゲート端
子23に接続されている。ソース層5の一部とその間の
ベース層4にはエミッタ端子22に接続されたエミッタ
電極9が接触するが、−り一ス層5の表面部にはこの接
触部を含めてP−領域11が設けられている。このIG
BTの構造は、電力用たて型MO3FETのドレイン層
の下に異なる導電形の1、即ちコレクタ層1を追加した
ものである。このI GBTの動作は、エミッタ1橿9
を接地し、コレクタ電ff18およびゲート電極10に
正の電圧を印加すると、ゲート直下のP形チャフル層4
の表面層6にNチャネルが形成され、N・ソース層5か
ら電子がNチャネルを通ってN−ベース層3に流れ込む
、この電子に対応してP゛コレクタ層1らN゛バフフフ
層2通ってN−ベース層3に注入される正孔により、N
−層3に伝導度変調が誘起される。この伝導度変調によ
りN、層3が低抵抗になる。また、Pチャネル型■GB
Tの場合には、導電形およびキャリアがすべて逆になる
。このようなI GBTに対し、最近になってコレクタ
電極8の一部をコレクタ層1に接触させずに、N゛層2
るいはN−層3に接触させるコレクタショート型のIG
BTがスイッチングのターンオフ時の高速化(低損失化
)を目的として!li案されている。Surface layer 6 between source layer 5 and base layer 3 of channel layer 4
In order to form an N channel, a polycrystalline silicon gate electrode is connected through the insulating film 7. 1tlO is provided and connected to the gate terminal 23. An emitter electrode 9 connected to an emitter terminal 22 contacts a part of the source layer 5 and the base layer 4 therebetween. is provided. This IG
The structure of the BT is such that a different conductivity type 1, ie, a collector layer 1, is added below the drain layer of a power vertical MO3FET. The operation of this IGBT is as follows:
is grounded and a positive voltage is applied to the collector voltage ff18 and the gate electrode 10, the P-type chaffle layer 4 directly under the gate
An N channel is formed in the surface layer 6 of the N source layer 5, and electrons flow from the N source layer 5 into the N base layer 3 through the N channel. Due to the holes injected into the N- base layer 3, N
- conductivity modulation is induced in layer 3; This conductivity modulation causes the N layer 3 to have a low resistance. In addition, P channel type ■GB
In the case of T, the conductivity types and carriers are all reversed. Recently, for such IGBTs, a part of the collector electrode 8 is not brought into contact with the collector layer 1, and the N layer 2 is
or a collector short type IG that contacts the N-layer 3.
The purpose of BT is to increase the speed (lower loss) during turn-off of switching! li has been proposed.
第3図はコレクタショート型のIGBTの構造を示す、
第2図と異なる部分はコレクタ電極8によりP3眉1と
N゛層2を電気的にショートした構造をとっている点で
ある。その他の構造は第2図と同様である。このコレク
タショート構造によりターンオフ時に電子が2層1を遣
ることなくN層2よりコレクタ電極へ抜けることが出来
ることがら正孔の再注入を引き起こす事がない。このた
めターンオフ時の高速化(低損失化)が達成される。Figure 3 shows the structure of a short collector type IGBT.
The difference from FIG. 2 is that the P3 layer 1 and the N' layer 2 are electrically short-circuited by the collector electrode 8. The rest of the structure is the same as that in FIG. Due to this collector short structure, electrons can escape from the N layer 2 to the collector electrode without using the second layer 1 during turn-off, so that re-injection of holes does not occur. Therefore, faster turn-off (lower loss) can be achieved.
第3図に示したコレクタショート型I GETのターン
オフ時の動作は次の通りである。キャリアが充満して伝
導度変調を生している低抵抗状態のN−ベース層3にお
いて、ゲートがオフして空乏層がベース層内に拡がり、
これにより、正孔はこの空乏層に落ち込み電界で加速さ
れ吐き出される。The operation of the short-collector type IGET shown in FIG. 3 at turn-off is as follows. In the N-base layer 3 in a low resistance state filled with carriers and causing conductivity modulation, the gate is turned off and a depletion layer spreads into the base layer,
As a result, holes fall into this depletion layer and are accelerated by the electric field and discharged.
一方、電子はこの空乏層の拡がりによりP゛コレクタ層
l側へ押し出されてゆく。この電子の一部がコレクタi
ilの上部での抵抗による電圧降下によりこの付近の電
位を下げて、正孔の注入を引き起こしている。また一部
の電子は、N゛層2り容易にコレクタ電極へぬけてしま
う。正孔の再注入を防ぐにはコレクタ電極はN゛層のみ
に接触していることが望ましい。ターンオン時には、伝
導度変調を如何に早(生ずるかが、ターンオン損失の決
め手である。コレクタショート型のI GBTにおいて
は、確かにターンオフ時ではある程度の高速化を図るこ
とができる。しかしながら、伝導度変調を早く生じさせ
るにはコレクタ電極はコレクタ層のみに接触しているこ
とが望ましく、伝導度変調は、コレクタショート構造に
より抑制されているため、過渡的には遅くなってしまう
。On the other hand, electrons are pushed toward the P collector layer l side by the expansion of this depletion layer. Some of these electrons are collected by collector i
The voltage drop due to the resistance at the top of il lowers the potential near this area, causing hole injection. Further, some electrons easily escape from the N layer 2 to the collector electrode. In order to prevent reinjection of holes, it is desirable that the collector electrode contact only the N layer. At turn-on, the decisive factor for turn-on loss is how quickly conductivity modulation occurs.In short collector type IGBTs, it is certainly possible to achieve a certain degree of speed at turn-off.However, the conductivity modulation In order to cause modulation to occur quickly, it is desirable that the collector electrode be in contact with only the collector layer, and since conductivity modulation is suppressed by the collector short structure, it becomes slow transiently.
本発明の目的は、上述した問題を解決し、ターンオフ時
のキャリア再注入を防止して高速化を計ると共に、ター
ンオン時には伝導度変調を早く生じさせて、ターンオフ
時およびターンオン時共にスイッチング特性の優れたI
GBTを提供することにある。The purpose of the present invention is to solve the above-mentioned problems, to increase the speed by preventing carrier re-injection at turn-off, and to quickly generate conductivity modulation at turn-on, thereby achieving excellent switching characteristics at both turn-off and turn-on. I
The goal is to provide GBT.
上記の目的を達成するために、本発明;よ、第一導電形
のベース1、そのベース層の一側の表面部−ス層δよび
ベース層の他側に形成された第二導電形のコレクタ層を
有する半導体素体のベース層およびソース層にはさまれ
た表面層上に絶&!膜を介してゲート電極が設けられ、
チャネル層およびソース層に共通にエミッタ1掻がオー
ム性接触」、コレクタ層にコレクタ電極がオーム性接触
するIGBTにおいて、コレクタ層の一部にベース層に
達する凹部が形成され、その凹部の底面において副コレ
クタi!極がベース層にオーム性接触するものとする。In order to achieve the above object, the present invention includes a base 1 of a first conductivity type, a surface layer δ on one side of the base layer, and a base layer δ of a second conductivity type formed on the other side of the base layer. There is no &! A gate electrode is provided through the membrane,
In an IGBT in which the emitter is in common ohmic contact with the channel layer and the source layer, and the collector electrode is in ohmic contact with the collector layer, a recess that reaches the base layer is formed in a part of the collector layer, and the bottom surface of the recess is Deputy collector i! The poles shall be in ohmic contact with the base layer.
ベース層にはコレクタ層を介してコレクタ電極が接触す
ると共に、コレクタ層に形成された凹部底面で副コレク
タ電極が接触する。コレクタ端子をコレクタ電極に接続
しないで副コレクタtpf1に接続すれば、このIGB
TはMOS F ETと同し動作をする。一方、コレク
タ端子を一1コレクタ電掻に接続しないでコレクタ電極
に接続すれば、このI GBTは、第2図に示したコレ
クタショートをしないI GBTと同し動作をする。従
って、ターンオフ時にはMOS F ETとして動作さ
せ、ターンオン時には非コレクタショート構造のIGB
Tとして動作させることができる。これにより、ターン
オフ時にはベース層中の多数キャリアを少数キャリアの
再注入を招くことなく副電橋へ抜けさせ、ターンオン時
にはコレクタ層からベース層中へ少数キャリアを注入さ
せて伝導度変調を早く生しさせることが可能になる。A collector electrode contacts the base layer via the collector layer, and a sub-collector electrode contacts the bottom surface of a recess formed in the collector layer. If the collector terminal is not connected to the collector electrode but connected to the sub-collector tpf1, this IGB
T operates in the same way as a MOS FET. On the other hand, if the collector terminal is connected to the collector electrode without being connected to the collector electrode, this IGBT operates in the same way as the IGBT shown in FIG. 2 without the collector short circuit. Therefore, when turned off, it operates as a MOS FET, and when turned on, it operates as an IGB with a non-collector short structure.
It can be operated as T. This allows the majority carriers in the base layer to escape to the sub bridge without reinjecting minority carriers during turn-off, and causes conductivity modulation to occur quickly by injecting minority carriers from the collector layer into the base layer during turn-on. It becomes possible to do so.
第1図は本発明の一実施例を示しており、第2図、第3
図と共通の部分には同一の符号が付され。FIG. 1 shows an embodiment of the present invention, and FIGS.
Parts common to those in the figure are given the same reference numerals.
ている。このI (1,BTでは、N−ベース13より
上部シま従来のIGBTと開襟の構造を持っている。ing. This I (1, BT) has a conventional IGBT and an open collar structure above the N-base 13.
本発明の実施例の特徴はコレクタ電極構造にある。A feature of the embodiments of the present invention lies in the collector electrode structure.
すなわち、図に示すようにベース層3のコレクタ側の表
面を凹凸−二し、この凹凸の凹部と凸部の表面部にそれ
ぞnN−層2とP°層1を形成し、それぞれにコレクタ
t8ia 、副コレクタ電極81を接触させる。コレク
タtia;よコレクタ端子(C)21と、副コレクタ電
181は副コレクタ端子(SC)31と接続する。なお
、副コレクタ電極8Lは凹部内にあるため、コレクタ電
極aとの間に段差があり、例えば絶縁材料の凹部への挿
入などにより電極間あるいは接続導体間の絶縁が容易に
できる。一方、N゛層2上のN−ベース層3の厚さはP
゛層1上の厚さより薄くなるが、N−層3とP形チャネ
ル層4との間のPN接合に加わる逆電圧によりN−層3
に空乏層が広がった場合、N゛層2バッファ層として役
立つため、耐圧的に問題はない。That is, as shown in the figure, the surface of the base layer 3 on the collector side is made uneven, and the nN- layer 2 and the P° layer 1 are formed on the surface of the concave and convex portions of the unevenness, respectively. At t8ia, the sub-collector electrode 81 is brought into contact. The collector terminal (C) 21 and the sub-collector terminal 181 are connected to the sub-collector terminal (SC) 31. Note that since the sub-collector electrode 8L is located in the recess, there is a step between it and the collector electrode a, and insulation between the electrodes or connecting conductors can be easily achieved, for example, by inserting an insulating material into the recess. On the other hand, the thickness of the N− base layer 3 on the N− layer 2 is P
Although it is thinner than the thickness on layer 1, the reverse voltage applied to the PN junction between N-layer 3 and P-type channel layer 4 causes N-layer 3 to
If the depletion layer expands, there is no problem in terms of breakdown voltage because the N2 layer serves as a buffer layer.
このI GBTの使用方法を概念的に第4図に示す。図
において40は本発明による素子を示し、その他の部分
には第1図における対応する端子の符号を付しである。FIG. 4 conceptually shows how to use this IGBT. In the figure, numeral 40 indicates an element according to the present invention, and other parts are designated by corresponding terminal symbols in FIG.
ターンオフ時には、図のゲート部分において破線で示し
た様にゲートをオフすると共に、コレクタ側も破線で示
す襟に副コレクタ瑞子をコレクタ側回路に接続させる。At turn-off, the gate is turned off as shown by the broken line in the gate portion of the figure, and the sub-collector screw is connected to the collector side circuit through the collar shown by the broken line on the collector side.
この端子31は副コレクタ電極81と接続されており、
N゛層2みと接続されているためにMOSFET[fi
iとなり、ターンオフは、MOS F ETの高速スイ
ッチングが可能となる。また、ターンオン時には、ゲー
ト部では実線の状態でオンとし、コレクタ部では実線で
示す様にコレクタ端子21に接続される状態にするにの
ため、本素子のコレクタはコレクタを掻8からP゛層1
接続され、l GBTとしての動作を行う、このため高
速のターンオン特性が得られることとなる。This terminal 31 is connected to the sub-collector electrode 81,
MOSFET [fi
i, and the turn-off enables high-speed switching of the MOS FET. In addition, at turn-on, the gate part is turned on as shown by the solid line, and the collector part is connected to the collector terminal 21 as shown by the solid line. 1
connected and operates as an lGBT, resulting in high-speed turn-on characteristics.
本発明シこよれば、コレクタ層の一部を四部にしてその
底面で一1コレクタt8iを直接ベース層にオーム性接
触させてこの部分をI GBT構造から完全に分離した
MO3FET構造とすることにより、T GBTおよび
MOSFETのそれぞれの特@を妥協することなく、別
々に十分に引き出すことが可能となった。すなわち、タ
ーンオン時には、■GBTIII造を用いてターンオン
を高速に、オン状態を低抵抗状態にし、ターンオフ時に
は、MO3FET構造を用いてターンオフを高速(低損
失)にすることができ、理想的なスイッチング素子が得
られた。According to the present invention, a part of the collector layer is made into four parts, and the bottom surface of the collector t8i is brought into direct ohmic contact with the base layer to form a MO3FET structure in which this part is completely separated from the IGBT structure. , T GBT and MOSFET can be fully exploited separately without compromising their respective characteristics. In other words, at turn-on, the GBTIII structure is used to achieve high-speed turn-on and a low resistance state, and at turn-off, the MO3FET structure is used to achieve high-speed turn-off (low loss), making it an ideal switching element. was gotten.
第1図は本発明の一実施例のIC137の断面図、第2
図は従来のI GBTの断面図、第3図は従来のコレク
タショート型I GBTの断面図、第4図は本発明によ
るIGBTの使用方法を概念的に示す回路図である。
1:P°コレクタ1、2:N°1、3:N−ベース1、
4:P形チャスル1、5;N゛ソース層6:チャネル、
7:絶縁膜、8:コレクタ電極、81:副コレクタ電極
、9:エミッタ電極、10:ゲート電極。FIG. 1 is a cross-sectional view of an IC 137 according to an embodiment of the present invention, and FIG.
3 is a sectional view of a conventional IGBT, FIG. 3 is a sectional view of a conventional short collector type IGBT, and FIG. 4 is a circuit diagram conceptually showing how to use the IGBT according to the present invention. 1: P° collector 1, 2: N° 1, 3: N-base 1,
4: P-type channels 1, 5; N source layer 6: channel,
7: Insulating film, 8: Collector electrode, 81: Sub-collector electrode, 9: Emitter electrode, 10: Gate electrode.
Claims (1)
部に選択的に形成された第二導電形のチャネル層、その
チャネル層の表面部に選択的に形成された第一導電形の
ソース層およびベース層の他側に形成された第二導電形
のコレクタ層を有する半導体素体のベース層およびソー
ス層にはさまれた表面層上に絶縁膜を介してゲート電極
が設けられ、チャネル層およびソース層に共通にエミッ
タ電極がオーム性接触し、コレクタ層にコレクタ電極が
オーム性接触するものにおいて、コレクタ層の一部にベ
ース層に達する凹部が形成され、その凹部の底面におい
て副コレクタ電極がベース層にオーム性接触することを
特徴とする絶縁ゲート型バイポーラトランジスタ。1) A base 1 of a first conductivity type, a channel layer of a second conductivity type selectively formed on one surface of the base layer, and a first conductivity type selectively formed on the surface of the channel layer. A gate electrode is provided via an insulating film on a surface layer sandwiched between the base layer and the source layer of a semiconductor element having a collector layer of a second conductivity type formed on the other side of the base layer and the base layer. In the case where the emitter electrode is in common ohmic contact with the channel layer and the source layer, and the collector electrode is in ohmic contact with the collector layer, a recess that reaches the base layer is formed in a part of the collector layer, and the bottom surface of the recess is formed in a part of the collector layer. An insulated gate bipolar transistor characterized in that a sub-collector electrode is in ohmic contact with a base layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11718590A JPH0414263A (en) | 1990-05-07 | 1990-05-07 | Insulated gate type bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11718590A JPH0414263A (en) | 1990-05-07 | 1990-05-07 | Insulated gate type bipolar transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0414263A true JPH0414263A (en) | 1992-01-20 |
Family
ID=14705518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11718590A Pending JPH0414263A (en) | 1990-05-07 | 1990-05-07 | Insulated gate type bipolar transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0414263A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0599221A1 (en) * | 1992-11-20 | 1994-06-01 | Hitachi, Ltd. | IGBT with bipolar transistor |
| EP0634796A1 (en) * | 1993-07-12 | 1995-01-18 | Kabushiki Kaisha Toshiba | Insulated gate bipolar transistor |
| EP0649175A1 (en) * | 1993-10-15 | 1995-04-19 | Siemens Aktiengesellschaft | Lateral IGBT device with switchable anode structure |
| JP2001313393A (en) * | 2000-04-28 | 2001-11-09 | Toshiba Corp | Power semiconductor device and driving method thereof |
| JP2006332199A (en) * | 2005-05-24 | 2006-12-07 | Shindengen Electric Mfg Co Ltd | SiC semiconductor device |
| JP2009010414A (en) * | 2008-08-26 | 2009-01-15 | Mitsubishi Electric Corp | Power semiconductor device |
| CN102412270A (en) * | 2011-07-01 | 2012-04-11 | 上海华虹Nec电子有限公司 | IGBT structure and preparation method thereof |
| WO2012046329A1 (en) * | 2010-10-07 | 2012-04-12 | 株式会社日立製作所 | Semiconductor device and method of production thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62221155A (en) * | 1986-03-20 | 1987-09-29 | ビ−ビ−シ− アクチエンゲゼルシヤフト ブラウン ボヴエリ ウント コムパニ− | Semiconductor device which can be turned off and applicationof the same |
| JPH0267766A (en) * | 1988-09-01 | 1990-03-07 | Mitsubishi Electric Corp | Bipolar-type semiconductor switching device |
-
1990
- 1990-05-07 JP JP11718590A patent/JPH0414263A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62221155A (en) * | 1986-03-20 | 1987-09-29 | ビ−ビ−シ− アクチエンゲゼルシヤフト ブラウン ボヴエリ ウント コムパニ− | Semiconductor device which can be turned off and applicationof the same |
| JPH0267766A (en) * | 1988-09-01 | 1990-03-07 | Mitsubishi Electric Corp | Bipolar-type semiconductor switching device |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0599221A1 (en) * | 1992-11-20 | 1994-06-01 | Hitachi, Ltd. | IGBT with bipolar transistor |
| US5572048A (en) * | 1992-11-20 | 1996-11-05 | Hitachi, Ltd. | Voltage-driven type semiconductor device |
| EP0634796A1 (en) * | 1993-07-12 | 1995-01-18 | Kabushiki Kaisha Toshiba | Insulated gate bipolar transistor |
| EP0649175A1 (en) * | 1993-10-15 | 1995-04-19 | Siemens Aktiengesellschaft | Lateral IGBT device with switchable anode structure |
| JP2001313393A (en) * | 2000-04-28 | 2001-11-09 | Toshiba Corp | Power semiconductor device and driving method thereof |
| JP2006332199A (en) * | 2005-05-24 | 2006-12-07 | Shindengen Electric Mfg Co Ltd | SiC semiconductor device |
| JP2009010414A (en) * | 2008-08-26 | 2009-01-15 | Mitsubishi Electric Corp | Power semiconductor device |
| WO2012046329A1 (en) * | 2010-10-07 | 2012-04-12 | 株式会社日立製作所 | Semiconductor device and method of production thereof |
| JP5618430B2 (en) * | 2010-10-07 | 2014-11-05 | 株式会社日立製作所 | Semiconductor device and manufacturing method thereof |
| CN102412270A (en) * | 2011-07-01 | 2012-04-11 | 上海华虹Nec电子有限公司 | IGBT structure and preparation method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4618872A (en) | Integrated power switching semiconductor devices including IGT and MOSFET structures | |
| JPH04291767A (en) | Conductivity modulation mosfet | |
| JP3163850B2 (en) | Semiconductor device | |
| KR0152345B1 (en) | Hybrid schottky injection field effect transistor | |
| US5757034A (en) | Emitter switched thyristor | |
| KR20100085508A (en) | Trench insulated gate bipolar trangistor | |
| JPH0414263A (en) | Insulated gate type bipolar transistor | |
| JP3201213B2 (en) | Semiconductor device and control method thereof | |
| US5856683A (en) | MOS-controlled thyristor using a source cathode elecrode as the gate electrode of a MOSFET element | |
| JP3257186B2 (en) | Insulated gate thyristor | |
| CN111276537A (en) | A reverse conducting RC-LIGBT device with polysilicon withstand voltage layer | |
| JP2720574B2 (en) | Dual-gate insulated gate bipolar transistor | |
| JP3206395B2 (en) | Semiconductor device | |
| JPH10270686A (en) | Insulated gate bipolar transistor | |
| JPH06232392A (en) | Dual gate semiconductor device | |
| JP3161092B2 (en) | Dual gate MOS thyristor | |
| JP3182862B2 (en) | Semiconductor device | |
| JPH04320377A (en) | Insulated gate bipolar transistor | |
| JP2856257B2 (en) | P-channel insulated gate bipolar transistor | |
| JP3196575B2 (en) | Composite semiconductor device and power conversion device using the same | |
| JP3163746B2 (en) | Semiconductor device | |
| JPH07302898A (en) | MOS semiconductor device and control method thereof | |
| JP3112376B2 (en) | Vertical semiconductor device | |
| JPH05335556A (en) | Semiconductor device having MIS gate type thyristor | |
| CN114420744A (en) | IGBT device with thyristor structure and clamped by self-biased MOS |