JPH0414263A - 絶縁ゲート型バイポーラトランジスタ - Google Patents
絶縁ゲート型バイポーラトランジスタInfo
- Publication number
- JPH0414263A JPH0414263A JP11718590A JP11718590A JPH0414263A JP H0414263 A JPH0414263 A JP H0414263A JP 11718590 A JP11718590 A JP 11718590A JP 11718590 A JP11718590 A JP 11718590A JP H0414263 A JPH0414263 A JP H0414263A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- electrode
- turn
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、バイポーラトランジスタのベース電流を同一
基板表面１部に形成されたＭ ＯＳ Ｆ Ｅ Ｔより供
給する絶縁ゲート型バイポーラトランジスタ（以下Ｉ
ＧＢＴと記す）の素子１ｌＩａに関する。
基板表面１部に形成されたＭ ＯＳ Ｆ Ｅ Ｔより供
給する絶縁ゲート型バイポーラトランジスタ（以下Ｉ
ＧＢＴと記す）の素子１ｌＩａに関する。
〔従来の技術；
Ｉ ＧＢＴ−よ、従来の電力用たて型ＭＯＳ Ｆ ＥＴ
と同様なＩＩＩａでありながら、バイポーラトランジス
タを内部に含み、所謂伝導度変調を利用することによっ
て導電状態での電圧降下を小さく出来る利点を持たせた
ものである。Ｎチャネル型ＩＧＢＴの断面構造は第２図
に示すとおりで、コレクタ層１としてコレクタ端子２１
に接続されるコレクタ電極８が接触するＰ°基板上にＮ
゛バフフフ層２介してＮ−ベース層３が積層され、この
Ｎ−′ベース層３の表面部にＰ形チャネル層４が、さら
にその表面部にＮ゛ソース層５形成されている。
と同様なＩＩＩａでありながら、バイポーラトランジス
タを内部に含み、所謂伝導度変調を利用することによっ
て導電状態での電圧降下を小さく出来る利点を持たせた
ものである。Ｎチャネル型ＩＧＢＴの断面構造は第２図
に示すとおりで、コレクタ層１としてコレクタ端子２１
に接続されるコレクタ電極８が接触するＰ°基板上にＮ
゛バフフフ層２介してＮ−ベース層３が積層され、この
Ｎ−′ベース層３の表面部にＰ形チャネル層４が、さら
にその表面部にＮ゛ソース層５形成されている。
チャネル層４のソース層５とベース層３の間の表面層６
にＮチャネルを形成するため、絶縁膜７を介して多結晶
シリコンゲート電？１ｔｌＯが設けられていてゲート端
子２３に接続されている。ソース層５の一部とその間の
ベース層４にはエミッタ端子２２に接続されたエミッタ
電極９が接触するが、−り一ス層５の表面部にはこの接
触部を含めてＰ−領域１１が設けられている。このＩＧ
ＢＴの構造は、電力用たて型ＭＯ３ＦＥＴのドレイン層
の下に異なる導電形の１、即ちコレクタ層１を追加した
ものである。このＩ ＧＢＴの動作は、エミッタ１橿９
を接地し、コレクタ電ｆｆ１８およびゲート電極１０に
正の電圧を印加すると、ゲート直下のＰ形チャフル層４
の表面層６にＮチャネルが形成され、Ｎ・ソース層５か
ら電子がＮチャネルを通ってＮ−ベース層３に流れ込む
、この電子に対応してＰ゛コレクタ層１らＮ゛バフフフ
層２通ってＮ−ベース層３に注入される正孔により、Ｎ
−層３に伝導度変調が誘起される。この伝導度変調によ
りＮ、層３が低抵抗になる。また、Ｐチャネル型■ＧＢ
Ｔの場合には、導電形およびキャリアがすべて逆になる
。このようなＩ ＧＢＴに対し、最近になってコレクタ
電極８の一部をコレクタ層１に接触させずに、Ｎ゛層２
るいはＮ−層３に接触させるコレクタショート型のＩＧ
ＢＴがスイッチングのターンオフ時の高速化（低損失化
）を目的として！ｌｉ案されている。
にＮチャネルを形成するため、絶縁膜７を介して多結晶
シリコンゲート電？１ｔｌＯが設けられていてゲート端
子２３に接続されている。ソース層５の一部とその間の
ベース層４にはエミッタ端子２２に接続されたエミッタ
電極９が接触するが、−り一ス層５の表面部にはこの接
触部を含めてＰ−領域１１が設けられている。このＩＧ
ＢＴの構造は、電力用たて型ＭＯ３ＦＥＴのドレイン層
の下に異なる導電形の１、即ちコレクタ層１を追加した
ものである。このＩ ＧＢＴの動作は、エミッタ１橿９
を接地し、コレクタ電ｆｆ１８およびゲート電極１０に
正の電圧を印加すると、ゲート直下のＰ形チャフル層４
の表面層６にＮチャネルが形成され、Ｎ・ソース層５か
ら電子がＮチャネルを通ってＮ−ベース層３に流れ込む
、この電子に対応してＰ゛コレクタ層１らＮ゛バフフフ
層２通ってＮ−ベース層３に注入される正孔により、Ｎ
−層３に伝導度変調が誘起される。この伝導度変調によ
りＮ、層３が低抵抗になる。また、Ｐチャネル型■ＧＢ
Ｔの場合には、導電形およびキャリアがすべて逆になる
。このようなＩ ＧＢＴに対し、最近になってコレクタ
電極８の一部をコレクタ層１に接触させずに、Ｎ゛層２
るいはＮ−層３に接触させるコレクタショート型のＩＧ
ＢＴがスイッチングのターンオフ時の高速化（低損失化
）を目的として！ｌｉ案されている。
第３図はコレクタショート型のＩＧＢＴの構造を示す、
第２図と異なる部分はコレクタ電極８によりＰ３眉１と
Ｎ゛層２を電気的にショートした構造をとっている点で
ある。その他の構造は第２図と同様である。このコレク
タショート構造によりターンオフ時に電子が２層１を遣
ることなくＮ層２よりコレクタ電極へ抜けることが出来
ることがら正孔の再注入を引き起こす事がない。このた
めターンオフ時の高速化（低損失化）が達成される。
第２図と異なる部分はコレクタ電極８によりＰ３眉１と
Ｎ゛層２を電気的にショートした構造をとっている点で
ある。その他の構造は第２図と同様である。このコレク
タショート構造によりターンオフ時に電子が２層１を遣
ることなくＮ層２よりコレクタ電極へ抜けることが出来
ることがら正孔の再注入を引き起こす事がない。このた
めターンオフ時の高速化（低損失化）が達成される。
第３図に示したコレクタショート型Ｉ ＧＥＴのターン
オフ時の動作は次の通りである。キャリアが充満して伝
導度変調を生している低抵抗状態のＮ−ベース層３にお
いて、ゲートがオフして空乏層がベース層内に拡がり、
これにより、正孔はこの空乏層に落ち込み電界で加速さ
れ吐き出される。
オフ時の動作は次の通りである。キャリアが充満して伝
導度変調を生している低抵抗状態のＮ−ベース層３にお
いて、ゲートがオフして空乏層がベース層内に拡がり、
これにより、正孔はこの空乏層に落ち込み電界で加速さ
れ吐き出される。
一方、電子はこの空乏層の拡がりによりＰ゛コレクタ層
ｌ側へ押し出されてゆく。この電子の一部がコレクタｉ
ｉｌの上部での抵抗による電圧降下によりこの付近の電
位を下げて、正孔の注入を引き起こしている。また一部
の電子は、Ｎ゛層２り容易にコレクタ電極へぬけてしま
う。正孔の再注入を防ぐにはコレクタ電極はＮ゛層のみ
に接触していることが望ましい。ターンオン時には、伝
導度変調を如何に早（生ずるかが、ターンオン損失の決
め手である。コレクタショート型のＩ ＧＢＴにおいて
は、確かにターンオフ時ではある程度の高速化を図るこ
とができる。しかしながら、伝導度変調を早く生じさせ
るにはコレクタ電極はコレクタ層のみに接触しているこ
とが望ましく、伝導度変調は、コレクタショート構造に
より抑制されているため、過渡的には遅くなってしまう
。
ｌ側へ押し出されてゆく。この電子の一部がコレクタｉ
ｉｌの上部での抵抗による電圧降下によりこの付近の電
位を下げて、正孔の注入を引き起こしている。また一部
の電子は、Ｎ゛層２り容易にコレクタ電極へぬけてしま
う。正孔の再注入を防ぐにはコレクタ電極はＮ゛層のみ
に接触していることが望ましい。ターンオン時には、伝
導度変調を如何に早（生ずるかが、ターンオン損失の決
め手である。コレクタショート型のＩ ＧＢＴにおいて
は、確かにターンオフ時ではある程度の高速化を図るこ
とができる。しかしながら、伝導度変調を早く生じさせ
るにはコレクタ電極はコレクタ層のみに接触しているこ
とが望ましく、伝導度変調は、コレクタショート構造に
より抑制されているため、過渡的には遅くなってしまう
。
本発明の目的は、上述した問題を解決し、ターンオフ時
のキャリア再注入を防止して高速化を計ると共に、ター
ンオン時には伝導度変調を早く生じさせて、ターンオフ
時およびターンオン時共にスイッチング特性の優れたＩ
ＧＢＴを提供することにある。
のキャリア再注入を防止して高速化を計ると共に、ター
ンオン時には伝導度変調を早く生じさせて、ターンオフ
時およびターンオン時共にスイッチング特性の優れたＩ
ＧＢＴを提供することにある。
上記の目的を達成するために、本発明；よ、第一導電形
のベース１、そのベース層の一側の表面部−ス層δよび
ベース層の他側に形成された第二導電形のコレクタ層を
有する半導体素体のベース層およびソース層にはさまれ
た表面層上に絶＆！膜を介してゲート電極が設けられ、
チャネル層およびソース層に共通にエミッタ１掻がオー
ム性接触」、コレクタ層にコレクタ電極がオーム性接触
するＩＧＢＴにおいて、コレクタ層の一部にベース層に
達する凹部が形成され、その凹部の底面において副コレ
クタｉ！極がベース層にオーム性接触するものとする。
のベース１、そのベース層の一側の表面部−ス層δよび
ベース層の他側に形成された第二導電形のコレクタ層を
有する半導体素体のベース層およびソース層にはさまれ
た表面層上に絶＆！膜を介してゲート電極が設けられ、
チャネル層およびソース層に共通にエミッタ１掻がオー
ム性接触」、コレクタ層にコレクタ電極がオーム性接触
するＩＧＢＴにおいて、コレクタ層の一部にベース層に
達する凹部が形成され、その凹部の底面において副コレ
クタｉ！極がベース層にオーム性接触するものとする。
ベース層にはコレクタ層を介してコレクタ電極が接触す
ると共に、コレクタ層に形成された凹部底面で副コレク
タ電極が接触する。コレクタ端子をコレクタ電極に接続
しないで副コレクタｔｐｆ１に接続すれば、このＩＧＢ
ＴはＭＯＳ Ｆ ＥＴと同し動作をする。一方、コレク
タ端子を一１コレクタ電掻に接続しないでコレクタ電極
に接続すれば、このＩ ＧＢＴは、第２図に示したコレ
クタショートをしないＩ ＧＢＴと同し動作をする。従
って、ターンオフ時にはＭＯＳ Ｆ ＥＴとして動作さ
せ、ターンオン時には非コレクタショート構造のＩＧＢ
Ｔとして動作させることができる。これにより、ターン
オフ時にはベース層中の多数キャリアを少数キャリアの
再注入を招くことなく副電橋へ抜けさせ、ターンオン時
にはコレクタ層からベース層中へ少数キャリアを注入さ
せて伝導度変調を早く生しさせることが可能になる。
ると共に、コレクタ層に形成された凹部底面で副コレク
タ電極が接触する。コレクタ端子をコレクタ電極に接続
しないで副コレクタｔｐｆ１に接続すれば、このＩＧＢ
ＴはＭＯＳ Ｆ ＥＴと同し動作をする。一方、コレク
タ端子を一１コレクタ電掻に接続しないでコレクタ電極
に接続すれば、このＩ ＧＢＴは、第２図に示したコレ
クタショートをしないＩ ＧＢＴと同し動作をする。従
って、ターンオフ時にはＭＯＳ Ｆ ＥＴとして動作さ
せ、ターンオン時には非コレクタショート構造のＩＧＢ
Ｔとして動作させることができる。これにより、ターン
オフ時にはベース層中の多数キャリアを少数キャリアの
再注入を招くことなく副電橋へ抜けさせ、ターンオン時
にはコレクタ層からベース層中へ少数キャリアを注入さ
せて伝導度変調を早く生しさせることが可能になる。
第１図は本発明の一実施例を示しており、第２図、第３
図と共通の部分には同一の符号が付され。
図と共通の部分には同一の符号が付され。
ている。このＩ （１，ＢＴでは、Ｎ−ベース１３より
上部シま従来のＩＧＢＴと開襟の構造を持っている。
上部シま従来のＩＧＢＴと開襟の構造を持っている。
本発明の実施例の特徴はコレクタ電極構造にある。
すなわち、図に示すようにベース層３のコレクタ側の表
面を凹凸−二し、この凹凸の凹部と凸部の表面部にそれ
ぞｎＮ−層２とＰ°層１を形成し、それぞれにコレクタ
ｔ８ｉａ 、副コレクタ電極８１を接触させる。コレク
タｔｉａ；よコレクタ端子（Ｃ）２１と、副コレクタ電
１８１は副コレクタ端子（ＳＣ）３１と接続する。なお
、副コレクタ電極８Ｌは凹部内にあるため、コレクタ電
極ａとの間に段差があり、例えば絶縁材料の凹部への挿
入などにより電極間あるいは接続導体間の絶縁が容易に
できる。一方、Ｎ゛層２上のＮ−ベース層３の厚さはＰ
゛層１上の厚さより薄くなるが、Ｎ−層３とＰ形チャネ
ル層４との間のＰＮ接合に加わる逆電圧によりＮ−層３
に空乏層が広がった場合、Ｎ゛層２バッファ層として役
立つため、耐圧的に問題はない。
面を凹凸−二し、この凹凸の凹部と凸部の表面部にそれ
ぞｎＮ−層２とＰ°層１を形成し、それぞれにコレクタ
ｔ８ｉａ 、副コレクタ電極８１を接触させる。コレク
タｔｉａ；よコレクタ端子（Ｃ）２１と、副コレクタ電
１８１は副コレクタ端子（ＳＣ）３１と接続する。なお
、副コレクタ電極８Ｌは凹部内にあるため、コレクタ電
極ａとの間に段差があり、例えば絶縁材料の凹部への挿
入などにより電極間あるいは接続導体間の絶縁が容易に
できる。一方、Ｎ゛層２上のＮ−ベース層３の厚さはＰ
゛層１上の厚さより薄くなるが、Ｎ−層３とＰ形チャネ
ル層４との間のＰＮ接合に加わる逆電圧によりＮ−層３
に空乏層が広がった場合、Ｎ゛層２バッファ層として役
立つため、耐圧的に問題はない。
このＩ ＧＢＴの使用方法を概念的に第４図に示す。図
において４０は本発明による素子を示し、その他の部分
には第１図における対応する端子の符号を付しである。
において４０は本発明による素子を示し、その他の部分
には第１図における対応する端子の符号を付しである。
ターンオフ時には、図のゲート部分において破線で示し
た様にゲートをオフすると共に、コレクタ側も破線で示
す襟に副コレクタ瑞子をコレクタ側回路に接続させる。
た様にゲートをオフすると共に、コレクタ側も破線で示
す襟に副コレクタ瑞子をコレクタ側回路に接続させる。
この端子３１は副コレクタ電極８１と接続されており、
Ｎ゛層２みと接続されているためにＭＯＳＦＥＴ［ｆｉ
ｉとなり、ターンオフは、ＭＯＳ Ｆ ＥＴの高速スイ
ッチングが可能となる。また、ターンオン時には、ゲー
ト部では実線の状態でオンとし、コレクタ部では実線で
示す様にコレクタ端子２１に接続される状態にするにの
ため、本素子のコレクタはコレクタを掻８からＰ゛層１
接続され、ｌ ＧＢＴとしての動作を行う、このため高
速のターンオン特性が得られることとなる。
Ｎ゛層２みと接続されているためにＭＯＳＦＥＴ［ｆｉ
ｉとなり、ターンオフは、ＭＯＳ Ｆ ＥＴの高速スイ
ッチングが可能となる。また、ターンオン時には、ゲー
ト部では実線の状態でオンとし、コレクタ部では実線で
示す様にコレクタ端子２１に接続される状態にするにの
ため、本素子のコレクタはコレクタを掻８からＰ゛層１
接続され、ｌ ＧＢＴとしての動作を行う、このため高
速のターンオン特性が得られることとなる。
本発明シこよれば、コレクタ層の一部を四部にしてその
底面で一１コレクタｔ８ｉを直接ベース層にオーム性接
触させてこの部分をＩ ＧＢＴ構造から完全に分離した
ＭＯ３ＦＥＴ構造とすることにより、Ｔ ＧＢＴおよび
ＭＯＳＦＥＴのそれぞれの特＠を妥協することなく、別
々に十分に引き出すことが可能となった。すなわち、タ
ーンオン時には、■ＧＢＴＩＩＩ造を用いてターンオン
を高速に、オン状態を低抵抗状態にし、ターンオフ時に
は、ＭＯ３ＦＥＴ構造を用いてターンオフを高速（低損
失）にすることができ、理想的なスイッチング素子が得
られた。
底面で一１コレクタｔ８ｉを直接ベース層にオーム性接
触させてこの部分をＩ ＧＢＴ構造から完全に分離した
ＭＯ３ＦＥＴ構造とすることにより、Ｔ ＧＢＴおよび
ＭＯＳＦＥＴのそれぞれの特＠を妥協することなく、別
々に十分に引き出すことが可能となった。すなわち、タ
ーンオン時には、■ＧＢＴＩＩＩ造を用いてターンオン
を高速に、オン状態を低抵抗状態にし、ターンオフ時に
は、ＭＯ３ＦＥＴ構造を用いてターンオフを高速（低損
失）にすることができ、理想的なスイッチング素子が得
られた。
第１図は本発明の一実施例のＩＣ１３７の断面図、第２
図は従来のＩ ＧＢＴの断面図、第３図は従来のコレク
タショート型Ｉ ＧＢＴの断面図、第４図は本発明によ
るＩＧＢＴの使用方法を概念的に示す回路図である。 １：Ｐ°コレクタ１、２：Ｎ°１、３：Ｎ−ベース１、
４：Ｐ形チャスル１、５；Ｎ゛ソース層６：チャネル、
７：絶縁膜、８：コレクタ電極、８１：副コレクタ電極
、９：エミッタ電極、１０：ゲート電極。
図は従来のＩ ＧＢＴの断面図、第３図は従来のコレク
タショート型Ｉ ＧＢＴの断面図、第４図は本発明によ
るＩＧＢＴの使用方法を概念的に示す回路図である。 １：Ｐ°コレクタ１、２：Ｎ°１、３：Ｎ−ベース１、
４：Ｐ形チャスル１、５；Ｎ゛ソース層６：チャネル、
７：絶縁膜、８：コレクタ電極、８１：副コレクタ電極
、９：エミッタ電極、１０：ゲート電極。
Claims (1)
- １）第一導電形のベース１、そのベース層の一側の表面
部に選択的に形成された第二導電形のチャネル層、その
チャネル層の表面部に選択的に形成された第一導電形の
ソース層およびベース層の他側に形成された第二導電形
のコレクタ層を有する半導体素体のベース層およびソー
ス層にはさまれた表面層上に絶縁膜を介してゲート電極
が設けられ、チャネル層およびソース層に共通にエミッ
タ電極がオーム性接触し、コレクタ層にコレクタ電極が
オーム性接触するものにおいて、コレクタ層の一部にベ
ース層に達する凹部が形成され、その凹部の底面におい
て副コレクタ電極がベース層にオーム性接触することを
特徴とする絶縁ゲート型バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11718590A JPH0414263A (ja) | 1990-05-07 | 1990-05-07 | 絶縁ゲート型バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11718590A JPH0414263A (ja) | 1990-05-07 | 1990-05-07 | 絶縁ゲート型バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0414263A true JPH0414263A (ja) | 1992-01-20 |
Family
ID=14705518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11718590A Pending JPH0414263A (ja) | 1990-05-07 | 1990-05-07 | 絶縁ゲート型バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0414263A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0599221A1 (en) * | 1992-11-20 | 1994-06-01 | Hitachi, Ltd. | IGBT with bipolar transistor |
| EP0634796A1 (en) * | 1993-07-12 | 1995-01-18 | Kabushiki Kaisha Toshiba | Insulated gate bipolar transistor |
| EP0649175A1 (de) * | 1993-10-15 | 1995-04-19 | Siemens Aktiengesellschaft | Laterales IGBT-Bauteil mit schaltbarer Anodenstruktur |
| JP2001313393A (ja) * | 2000-04-28 | 2001-11-09 | Toshiba Corp | 電力用半導体装置及びその駆動方法 |
| JP2006332199A (ja) * | 2005-05-24 | 2006-12-07 | Shindengen Electric Mfg Co Ltd | ＳｉＣ半導体装置 |
| JP2009010414A (ja) * | 2008-08-26 | 2009-01-15 | Mitsubishi Electric Corp | 電力用半導体装置 |
| CN102412270A (zh) * | 2011-07-01 | 2012-04-11 | 上海华虹Nec电子有限公司 | Igbt结构及其制备方法 |
| WO2012046329A1 (ja) * | 2010-10-07 | 2012-04-12 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62221155A (ja) * | 1986-03-20 | 1987-09-29 | ビ−ビ−シ− アクチエンゲゼルシヤフト ブラウン ボヴエリ ウント コムパニ− | タ−ンオフ可能な半導体素子およびその使用方法 |
| JPH0267766A (ja) * | 1988-09-01 | 1990-03-07 | Mitsubishi Electric Corp | バイポーラ型半導体スイッチング装置 |
-
1990
- 1990-05-07 JP JP11718590A patent/JPH0414263A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62221155A (ja) * | 1986-03-20 | 1987-09-29 | ビ−ビ−シ− アクチエンゲゼルシヤフト ブラウン ボヴエリ ウント コムパニ− | タ−ンオフ可能な半導体素子およびその使用方法 |
| JPH0267766A (ja) * | 1988-09-01 | 1990-03-07 | Mitsubishi Electric Corp | バイポーラ型半導体スイッチング装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0599221A1 (en) * | 1992-11-20 | 1994-06-01 | Hitachi, Ltd. | IGBT with bipolar transistor |
| US5572048A (en) * | 1992-11-20 | 1996-11-05 | Hitachi, Ltd. | Voltage-driven type semiconductor device |
| EP0634796A1 (en) * | 1993-07-12 | 1995-01-18 | Kabushiki Kaisha Toshiba | Insulated gate bipolar transistor |
| EP0649175A1 (de) * | 1993-10-15 | 1995-04-19 | Siemens Aktiengesellschaft | Laterales IGBT-Bauteil mit schaltbarer Anodenstruktur |
| JP2001313393A (ja) * | 2000-04-28 | 2001-11-09 | Toshiba Corp | 電力用半導体装置及びその駆動方法 |
| JP2006332199A (ja) * | 2005-05-24 | 2006-12-07 | Shindengen Electric Mfg Co Ltd | ＳｉＣ半導体装置 |
| JP2009010414A (ja) * | 2008-08-26 | 2009-01-15 | Mitsubishi Electric Corp | 電力用半導体装置 |
| WO2012046329A1 (ja) * | 2010-10-07 | 2012-04-12 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| JP5618430B2 (ja) * | 2010-10-07 | 2014-11-05 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| CN102412270A (zh) * | 2011-07-01 | 2012-04-11 | 上海华虹Nec电子有限公司 | Igbt结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4618872A (en) | Integrated power switching semiconductor devices including IGT and MOSFET structures | |
| JPH04291767A (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JP3163850B2 (ja) | 半導体装置 | |
| KR0152345B1 (ko) | 혼성 쇼트키 주입 전계 효과 트랜지스터 | |
| US5757034A (en) | Emitter switched thyristor | |
| KR20100085508A (ko) | 전계 분산 효과를 갖는 수직 게이트형 바이폴라 트렌지스터 | |
| JPH0414263A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP3201213B2 (ja) | 半導体装置およびその制御方法 | |
| US5856683A (en) | MOS-controlled thyristor using a source cathode elecrode as the gate electrode of a MOSFET element | |
| JP3257186B2 (ja) | 絶縁ゲート型サイリスタ | |
| CN111276537A (zh) | 一种具有多晶硅耐压层的逆导型rc-ligbt器件 | |
| JP2720574B2 (ja) | デュアルゲート型絶縁ゲートバイポーラトランジスタ | |
| JP3206395B2 (ja) | 半導体装置 | |
| JPH10270686A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH06232392A (ja) | デュアルゲート半導体装置 | |
| JP3161092B2 (ja) | デュアルゲートｍｏｓサイリスタ | |
| JP3182862B2 (ja) | 半導体装置 | |
| JPH04320377A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2856257B2 (ja) | ｐチャネル絶縁ゲートバイポーラトランジスタ | |
| JP3196575B2 (ja) | 複合半導体装置及びそれを使った電力変換装置 | |
| JP3163746B2 (ja) | 半導体装置 | |
| JPH07302898A (ja) | Ｍｏｓ半導体素子およびその制御方法 | |
| JP3112376B2 (ja) | 縦型半導体装置 | |
| JPH05335556A (ja) | Ｍｉｓゲート型サイリスタを備えた半導体装置 | |
| CN114420744A (zh) | 一种利用自偏置mos钳位的具有晶闸管结构的igbt器件 |