JPH04142641A - メモリ搭載パッケージ試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメモリ搭載パッケージ試験装置に関する。

〔従来の技術〕

従来のメモリ搭載パッケージ試験装置は書き込みデータ
を期待値としていた。

〔発明が解決しようとする課題〕

上述した従来のメモリ搭載パッケージ試験装置は、書き
込みデータを期待値としているので、記憶装置と同様に
動作するメモリ搭載パッケージを試験する際、被試験パ
ッケージのエラー信号を認識できないという欠点がある
。

〔課題を解決するための手段〕

本発明のメモリ搭載パッケージ試験装置は、書込みデー
タに拘わらず期待値を論理゛″０”、“１”に選択する
期待値選択回路と、前記選択回路の出力と読み出しデー
タとを比較し合否を判定する比較回路とを備える。

〔実施例〕

次に、本発明について図面を参照して説明する。

本発明の一実施例を示す第１図を参照すると、期待値選
択回路１は期待値選択信号２の値により書き込みデータ
３、期待値論理“０”信号４、期待値論理“１”信号５
を選択する。比較回路７はその選択された期待値と読み
出しデータ６とを比較し、比較結果信号８を出力する。

記憶装置と同様な動作をするメモリ搭載パッケージを試
験する場合、エラー信号を認識させるなめ、期待値選択
回路１が期待値論理“０”信号４を選択するように期待
値選択信号２に値を設定する。被試験パッケージのエラ
ー信号を読み出しデータ６に接続しており、エラー信号
はエラーが発生した場合には論理“１”、かつ発生しな
い場合は論理“Ｏ”である。比較回路７では期待値論理
“Ｏ”信号と上述したエラー信号とが比較され、被試験
パッケージにエラーが発生した場合、比較結果信号８は
論理“ｌ”となり、エラーが発生しない場合は論理“０
”となる。

〔発明の効果〕

以上説明したように本発明によれば、書き込みデータに
拘わらず期待値を論理“０”、“１”に設定することに
より、被試験パッケージから出力されるエラー信号を認
識できる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図である。 １・・・期待値選択回路、２・・・期待値選択信号、３
・・・書き込みデータ、４・・・期待値論理゛″０”信
号、５・・・期待値論理“１パ信号、６・・・読み出し
データ、７・・・比較回路、８・・・比較結果信号。

Claims (1)

【特許請求の範囲】
1. 書込みデータに拘わらず期待値を論理“０”、“１”に
   選択する期待値選択回路と、前記選択回路の出力と読み
   出しデータとを比較し合否を判定する比較回路とを備え
   ることを特徴とするメモリ搭載パッケージ試験装置。