JPH0414315A - 時分割切り換えによる多信号のアナログディジタル変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は多チヤネルレコーダなどに使用される時分割
切り換えによる多信号のアナログディジタル変換装置に
関するものである。

［従来の技術］ 第３図はこの種のアナログディジタル変換装置に従来使
用されているアナログデジタル変換器〈以下Ａ／Ｄと略
記する）の構成を示すブロック図で、図において（１）
はアナログ信号入力端子、（２）は切り換えスイッチ、
（８）、（９）はそれぞれスイッチ１．（１０）、（１
１）は演算増幅器である。Ｅｌ、Ｒ２はそれぞれアナロ
グ信号の大きさ、Ｒ１，Ｒ２，Ｒ３はそれぞれ抵抗の抵
抗値、ＶＲは基準電圧の電圧値、Ｖ３は出力電圧の電圧
値を示す。

増幅器（１０）は（Ｃ１）（Ｒ１）によって定められる
時定数を有する積分回路を構成し、（Ｒ３）＝（Ｒ２）
として、増幅器（１１）は利得１の増幅器となる。

第３図の回路の動作は第４図に示すように４段のモード
で構成される。第３図（ａンにＴ１で示すモードでは、
スイッチ（２）を開放し、スイッチ（８）を接地電圧に
接続し、スイッチ（９）を電圧ＶＲに接続する。演算増
幅器（１０）の出力点の電圧が０以上であれば、電圧−
ＶＲの積分値に従って降下し、電源電圧の関係でＯ以下
には低下できないので演算増幅器（１０）の出力点の電
圧は０になり、従ってＶ３は電圧０になる。

次のＴ２で示すモードでは、スイッチ（８）を開放し、
スイッチ（９）を接地電圧に接続し、アナログ電圧Ｅ１
をスイッチ（２）を経て抵抗Ｒ１に加える。電源ハムが
電圧Ｅ１に及ぼす影響を平均化するため、時間Ｔ２は電
源電圧の１周期に選ぶ。すなわち、５０Ｈｚ電源に対し
ては（Ｔ２）＝２０ｍｓ、６０Ｈｚ電源に対しては（Ｔ
２）＝１６．７ｍｓに選ぶ。

次に第４図工３に示すモードに移り、スイッチ（８）を
閉じ、スイッチ（９）を電圧ＶＲに接続する。電圧ｖ３
は電圧ＶＲに比例する時間率で降下し、１３時間の後に
０になる。従って（Ｅｌ）／　（ＶＲ）＝　（Ｔ３）／
　（Ｔ２’）であり、（ＶＲ）と（Ｔ２）は既知である
ので（Ｔ３）を測定すれば（Ｅｌ）を知ることができる
。第４図（ｂ）は（Ｅｌ）＞（ＶＲ）、同図（Ｃ）は（
Ｅｌ）＜（ＶＲ）の場合を示す。

（Ｔ３）の測定には（Ｔ３）時間を表すゲートを作り、
このゲートを通過する高周波パルスの数をカウンタで計
数すればよい。

第４図（ａ）のＴ４で示すモードは、次のアナログ電圧
（例えばＲ２）の測定に切り換える余裕時間である。

第３図に示すようなＡ／Ｄを２重積分Ａ／Ｄと称し、ア
ナログ信号中に含まれるパルス性雑音は（Ｃ１）、（Ｒ
１）の時定数により除去され、電源ハムがアナログ信号
に与える影響は時間（Ｔ２）を電源の１周期に等しくす
ることによって除去することができるので、従来から良
く用いられている。

［発明が解決しようとする課題］ 上記のような従来の時分割切り換えによる多信号のアナ
ログディジタル変換装置は以上のように構成されている
ので、１種類のアナログ電圧の測定に必要な時間が長く
、第４図に示すように（Ｔ１）　＋（Ｔ２）＋（Ｔ３）
＋（Ｔ４）≠４（Ｔ２）程度になるという問題がある。

また、従来の装置では高分解能のディジタル信号が得ら
れないという問題がある。すなわち、時間Ｔ３を高周波
パルスのパルス数でディジタル信号に変換しているので
、１６ビツトというような高分解能のディジタル信号化
が実現できない等の問題点があった。

この発明はかかる課題を解決するためになされたもので
、高分解能のディジタル信号化を高速に実現することが
できる時分割切り換えによる多信号のアナログディジタ
ル変換装置を提供することを目的としている。

［課題を解決するための手段］ この発明に係わる時分割切り換えによる多信号のアナロ
グディジタル変換装置は、Ａ／Ｄに高速動作の逐次比較
型Ａ／Ｄを使用し、パルス性雑音と電源ハムの影響とは
他の方法で除去することとした。

［作用］ パルス性雑音はローパスフィルタで除去することが可能
であり、電源ハムの影響は多数回の測定値を平均化する
ことによって除去することが可能となる。

［実施例］ 以下、この発明の実施例を図面を用いて説明する。第１
図はこの発明の一実施例を示すブロック図で、図におい
て第３図と同一符号は同一部分を示し、（３）はローパ
スフィルタ（以下ＬＰＦと略記する）、（４〉は増幅器
、（５〉は逐次比較型Ａ／Ｄ、（６）はフォトカプラ、
（７）はプロセッサである。

第２図は第１図の逐次比較型Ａ／Ｄ（５）の構成例を示
すブロック図で、（５０）はディジタルアナログ変換器
（以下Ｄ／Ａと略記する）、（５１）は比較器、（５２
）は逐次レジスタ、（５３）は制御ロジック、（５４）
はクロック発生器である。なお、第１図、第２図におい
て入力アナログ信号はＡ、出力ディジタル信号はＤで表
す。

逐次レジスタ（５２）、制御ロジック（５３）。

クロック発生器（５４）の制御によって、Ｄ／Ａ（５０
）にそのＭＳＢ　（最高位ビット）から始めて、順次当
該ビットの論理を「１」に設定し、その際のＤ／Ａ（５
０）の出力のアナログ電圧を比較器（５１）で入力アナ
ログ電圧Ａと比較し、Ａの方が大きい場合はそのまま、
Ａの方が小さい場合はそのビットの論理を「０」に変更
して次の桁のビットに移り、このようにしてＬＳＢ　（
最低位ビット）までのビット論理を決定すれば、そのと
きの逐次レジスタ（５２）の内容はＡに相当するＤにな
ることは良く知られている。

逐次比較型Ａ／Ｄ（５）の動作は上述の通りであるので
、１回のＡ／Ｄ変換に要する時間は小さく、且つディジ
タル信号りのビット数を増やしても２重積分Ａ／Ｄにお
けるように大幅に変換時間が増大することはない。

スイッチ（２）からの入力アナログ信号に含まれるパル
ス性雑音は、ＬＰＦ　（３）により除去される。但し、
ＬＰＦ　（３）の時定数のため入力アナログ電圧の立ち
上がりに時間がかかるので、スイッチ（２）を接にした
後ＬＰＦ　（３）の時定数に相当する計測余裕時間Ｔｍ
を置いた後、計測を開始する必要がある。

フォトカプラ（６）はＡ／Ｄ（５）とプロセッサ（７）
との間のアイソレーションのために設けられたもので、
Ａ／Ｄ（５）の出力はプロセッサ（７）で処理される。

第５図は第１図の装置の動作モードを説明するための図
で、ΔＴは切り換え余裕時間であり、例えばアナログ信
号Ｅ１のディジタル化を終了した後、アナログ信号Ｅ２
のディジタル化を開始するまでの余裕時間である。

この余裕時間ΔＴは、各アナログ信号、例えばＥｌ、Ｅ
２の入力切換におけるバラツキを考慮したもので、両者
が同時にＯＮとならないように設定されるものである。

またＴｍは、アナログ信号をＬＰＦ　（３）に接続した
時点から当該アナログ信号が十分に立ち上がるまでの計
測余裕時間であって、ＬＰＦ　（３）の時定数に従って
決定する。Ｍは計測時間であって、第４図に示すＴ２と
同様な値に設定すればよい。このＭ時間内にｔ時間間隔
で０回の変換を繰り返し、プロセッサ（７）によりその
平均値を算出する。例えば５０Ｈｚ電源に対し、Ｍ＝Ｔ
２２０ｍｓ、ｎ＝１２とすれば、ｔ＝１．６７ｍ５とな
る。逐次比較型Ａ／Ｄ（５）により１回のアナログディ
ジタル変換を行うのに必要な時間は、１．６７ｍ５より
遥かに小さい。

第６図は電源ハムの影響を示す図で、Ｔ２時間の間にｎ
（ｎ＝１２）回の測定を行うこととし、第０回目の測定
では電源の位相がθであって、ｓｉｎθとしてＰで示す
ハム電圧が重畳したとすると、第ｎ／２（−６）回目の
測定では電源の位相はθ＋πとなり、Ｑ−−Ｐで示すハ
ム電圧が重畳し、平均化すればハム電圧の影響は除去さ
れる。

このようにして第ｍ回目の測定によるハム電圧の影響は
、第ｍ　＋　ｎ　／　２回目のハム電圧の影響によって
相殺される。

ハム電圧の影響が正弦的であれば、πだけ隔たった２点
の測定値の平均でよいが、実際の場合は複雑な形で影響
するのでｎの数が大きいことが望ましい。

またｎの数が大きくなれば、Ｍは必ずしもＴ２に等しく
なくても平均化の効果が得られることは計算により証明
することができる。

「発明の効果］ この発明は以上説明したように、時分割切り換えによる
多信号のアナログディジタル変換装置において、高分解
能のディジタル信号化を高速に実現することができ、増
幅器の入力側にＬＰＦを設けたことにより、パルス性雑
音なと、高域の周波数成分による増幅器の飽和による測
定値のレベルシフトが、二重積分型より良くなる等の効
果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図に示す逐次比較型Ａ／Ｄの構成例を示すブロッ
ク図、第３図は従来の装置の構成を示すブロック図、第
４図は第３図の装置における動作モードを説明するため
の図、第５図は第１図の装置における動作モードを説明
するための図、第６図は電源ハムの影響を示す図。 １・・・アナログ信号入力端子、２・・・切り換えスイ
ッチ、３・・・ＬＰＦ、５・・・逐次比較型Ａ／Ｄ、６
・・・フォトカブラ、７・・・プロセッサ。 なお、各図中同一符号は同一または相当部分を第 図 第４

Claims (1)

1. 【特許請求の範囲】 多種類のアナログ信号を時分割方式で入力し、ディジタ
   ル信号に変換して出力する時分割切り換えによる多信号
   のアナログディジタル変換装置において、 上記多種類のアナログ信号のうち当該変換装置の入力に
   接続されていた１種類のアナログ信号を当該変換装置の
   入力から切り離した後、次の種類のアナログ信号を当該
   変換装置の入力に接続するまでに切り換え余裕時間を設
   ける手段、 当該変換装置の入力に接続されたアナログ信号に含まれ
   る高周波雑音を除去するために挿入されるローパスフィ
   ルタ、 このローパスフィルタの時定数を考慮し、アナログ信号
   が当該変換装置の入力に接続された後、ディジタル変換
   を開始する計測開始点までに計測余裕時間を設ける手段
   、 この計測開始点以後、計測時間Ｍ内に高速動作の逐次比
   較型アナログディジタル変換器によりｔ時間ごとにｎ回
   のディジタル変換を行いｎ回の出力ディジタル値を平均
   化する手段、 時間ｔと回数ｎとを適当に選定し平均化により、当該変
   換装置の電源ハムの影響を除去する手段、を備えたこと
   を特徴とする時分割切り換えによる多信号のアナログデ
   ィジタル変換装置。