JPH0414367B2 - - Google Patents
Info
- Publication number
- JPH0414367B2 JPH0414367B2 JP59236209A JP23620984A JPH0414367B2 JP H0414367 B2 JPH0414367 B2 JP H0414367B2 JP 59236209 A JP59236209 A JP 59236209A JP 23620984 A JP23620984 A JP 23620984A JP H0414367 B2 JPH0414367 B2 JP H0414367B2
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- skip
- instruction
- real
- development support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプロセツサとリアルタイムト
レーサを有するマイクロコンピユータ開発支援装
置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a microcomputer development support device having a microprocessor and a real-time tracer.
マイクロコンピユータ開発支援装置の従来例の
ブロツク図を第2図に示す。予め、マイクロプロ
セツサ1によるプログラムの実行を停止させる条
件(以下、ブレーク条件とする)がブレーク制御
回路3に設定されている。マイクロプロセツサ1
はエミユレーシヨンメモリ2に格納されている命
令コードをアドレスバス6により選択し、データ
バス7を介して取り込み、この命令の実行を行な
い、リアルタイムトレーサ4がマイクロプロセツ
サ1で実行された処理過程のアドレスバス情報、
データバス情報およびマイクロプロセツサ1の入
出力ポートの値等の情報を記憶する。そして、予
めブレーク制御回路3に設定されたブレーク条件
が満たされると、ブレーク制御回路3からマイク
ロプロセツサ1へブレーク信号Sが出力されてマ
イクロプロセツサ1はプログラムの実行を停止
し、システムを管理するスーパバイザプロセツサ
5のモードになり、スーパーバイザプロセツサ5
がリアルタイムトレーサ4に記憶された情報を読
出してデバツグを行なつていた。
A block diagram of a conventional example of a microcomputer development support device is shown in FIG. Conditions for stopping the execution of the program by the microprocessor 1 (hereinafter referred to as break conditions) are set in the break control circuit 3 in advance. Microprocessor 1
selects the instruction code stored in the emulation memory 2 via the address bus 6, fetches it via the data bus 7, executes this instruction, and the real-time tracer 4 executes the processing executed by the microprocessor 1. process address bus information,
Information such as data bus information and input/output port values of the microprocessor 1 is stored. When the break conditions set in advance in the break control circuit 3 are met, the break signal S is output from the break control circuit 3 to the microprocessor 1, and the microprocessor 1 stops executing the program and manages the system. The supervisor processor 5 enters the supervisor processor 5 mode.
was reading out information stored in the real-time tracer 4 and performing debugging.
しかしながら、マイクロプロセツサ1で実行さ
れる命令には次にフエツチした命令をスキツプす
る命令があり、従来のマイクロコンピユータ開発
支援装置ではスキツプされて実行されなかつた命
令と実行された命令とが区別されずにリアルタイ
ムトレーサ4に記憶されてしまい、スーパバイザ
プロセツサ5がプログラムのデバツグを行なうと
きに混乱を招き、効率が悪くなるという問題点が
あつた。
However, among the instructions executed by the microprocessor 1, there is an instruction that skips the next fetched instruction, and conventional microcomputer development support equipment does not distinguish between skipped and unexecuted instructions and executed instructions. The problem is that the data is stored in the real-time tracer 4 without being processed, causing confusion when the supervisor processor 5 debugs the program, resulting in poor efficiency.
本発明の目的は、スキツプされて実行されなか
つた命令を判別することができるマイクロコンピ
ユータ開発支援装置を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a microcomputer development support device capable of determining skipped and unexecuted instructions.
本発明のマイクロコンピユータ開発支援装置
は、マイクロプロセツサがフエツチした命令をス
キツプするときにはスキツプしていることを示す
スキツプ信号を出力し、リアルタイムトレーサが
このスキツプ信号を記憶することを特徴とする。
The microcomputer development support device of the present invention is characterized in that when the microprocessor skips an instruction fetched, it outputs a skip signal indicating that the instruction is being skipped, and the real-time tracer stores this skip signal.
〔実施例〕
以下、本発明の実施例について図面を参照して
説明する。[Example] Hereinafter, an example of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例に係るマイクロコン
ピユータ開発支援装置のブロツク図である。マイ
クロプロセツサ11はスキツプ命令をフエツチし
てスキツプする条件が成立している場合には、次
にフエツチした命令をノーオペレーシヨン命令
(以下、NOP命令とする)に置き換えて実行する
とともに、NOP命令実行中を示すスキツプ信号
SKをスキツプ端子Tから出力する。リアルタイ
ムトレーサ14はマイクロプロセツサ11で実行
された処理過程のアドレスバス情報、データバス
情報およびマイクロプロセツサ11の入出力ポー
トの値等を記憶する他、内部にスキツプメモリを
有してマイクロプロセツサ11から出力されたス
キツプ信号SKを記憶する。書込制御回路8はマ
イクロプロセツサ11のスキツプ端子Tから出力
されたスキツプ信号SKをリアルタイムトレーサ
14内のスキツプメモリに書込む。すなわち、本
実施例は第2図の従来例において、マイクロプロ
セツサ1の代りにスキツプ端子Tを有するマイク
ロプロセツサ11を、リアルタイムトレーサ4の
代りにスキツプメモリを有するリアルタイムトレ
ーサ14を設置し、さらに書込制御回路8を付加
したものである。 FIG. 1 is a block diagram of a microcomputer development support device according to an embodiment of the present invention. When the microprocessor 11 fetches a skip instruction and the conditions for skipping are met, it replaces the next fetched instruction with a no-operation instruction (hereinafter referred to as a NOP instruction) and executes it. Skip signal indicating execution
Output SK from skip terminal T. The real-time tracer 14 stores address bus information, data bus information, input/output port values of the microprocessor 11, etc. of the processing process executed by the microprocessor 11, and also has an internal skip memory to The skip signal SK output from the SK is stored. The write control circuit 8 writes the skip signal SK output from the skip terminal T of the microprocessor 11 to the skip memory in the real-time tracer 14. That is, in this embodiment, a microprocessor 11 having a skip terminal T is installed in place of the microprocessor 1 in the conventional example shown in FIG. An integrated control circuit 8 is added.
さて、スキツプ命令がマイクロプロセツサ11
にフエツチされて、スキツプする条件が成立する
と、次にフエツチされた命令がNOR命令に置き
換えられて実行されるとともに、マイクロプロセ
ツサ11のスキツプ端子Tからスキツプ信号SK
が出力され、このスキツプ信号SKが書込制御回
路8によつてリアルタイムトレーサ14内のスキ
ツプメモリに書込まれる。 Now, the skip instruction is sent to the microprocessor 11.
When the next fetched instruction is fetched and the conditions for skipping are met, the next fetched instruction is replaced with the NOR instruction and executed, and the skip signal SK is sent from the skip terminal T of the microprocessor 11.
is output, and this skip signal SK is written into the skip memory in the real-time tracer 14 by the write control circuit 8.
従つて、スーパバイザプロセツサ5はデバツグ
を行なうときにリアルタイムトレーサ14内のス
キツプメモリに記憶されているスキツプ信号SK
を読出すことにより、トレーサされたアドレスの
命令がスキツプされたかどうかを判別することが
できる。 Therefore, when debugging, the supervisor processor 5 uses the skip signal SK stored in the skip memory in the real-time tracer 14.
By reading , it is possible to determine whether the instruction at the traced address has been skipped.
以上説明したように本発明によれば、スキツプ
されて実行されていない命令を容易に判別するこ
とができるので、効率のよいリアルタイムデバツ
グを行なうことができる。
As described above, according to the present invention, instructions that have been skipped and are not being executed can be easily determined, so that efficient real-time debugging can be performed.
第1図は本発明の一実施例に係るマイクロコン
ピユータ開発支援装置のブロツク図、第2図は従
来例のブロツク図である。
11……マイクロプロセツサ、2……エミユレ
ーシヨンメモリ、3……ブレーク制御回路、14
……リアルタイムトレーサ、5……スーパバイザ
プロセツサ、6……アドレスバス、7……データ
バス、8……書込制御回路、T……スキツプ端
子、SK……スキツプ信号。
FIG. 1 is a block diagram of a microcomputer development support device according to an embodiment of the present invention, and FIG. 2 is a block diagram of a conventional example. 11...Microprocessor, 2...Emulation memory, 3...Break control circuit, 14
... Real-time tracer, 5 ... Supervisor processor, 6 ... Address bus, 7 ... Data bus, 8 ... Write control circuit, T ... Skip terminal, SK ... Skip signal.
Claims (1)
とを有するマイクロコンピユータ開発支援装置に
おいて、 前記マイクロプロセツサはフエツチした命令を
スキツプするときにはスキツプしていることを示
すスキツプ信号を出力し、 前記リアルタイムトレーサは前記スキツプ信号
を記憶することを特徴とするマイクロコンピユー
タ開発支援装置。[Scope of Claims] 1. In a microcomputer development support device having a microprocessor and a real-time tracer, when the microprocessor skips a fetched instruction, it outputs a skip signal indicating that it is skipping, A microcomputer development support device characterized in that a tracer stores the skip signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59236209A JPS61115146A (en) | 1984-11-09 | 1984-11-09 | Microcomputer development supporting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59236209A JPS61115146A (en) | 1984-11-09 | 1984-11-09 | Microcomputer development supporting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61115146A JPS61115146A (en) | 1986-06-02 |
| JPH0414367B2 true JPH0414367B2 (en) | 1992-03-12 |
Family
ID=16997389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59236209A Granted JPS61115146A (en) | 1984-11-09 | 1984-11-09 | Microcomputer development supporting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61115146A (en) |
-
1984
- 1984-11-09 JP JP59236209A patent/JPS61115146A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61115146A (en) | 1986-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960011613A (en) | Data processing device | |
| JPH0414367B2 (en) | ||
| JPH0581070A (en) | Programmable controller and user program execution method in programmable controller | |
| JPH0283749A (en) | Microprocessor internal interrupt control method | |
| JPH0581087A (en) | Processor monitoring system | |
| JPH0214736B2 (en) | ||
| JPS62279438A (en) | Tracking circuit | |
| JP2504754B2 (en) | Central processing unit | |
| JPH0713806A (en) | Bus tracing device for microprocessor | |
| JPH04167146A (en) | Address tracing system for information processor | |
| JPS5842891B2 (en) | Meirei Seigiyohoushiki | |
| JPH04328644A (en) | Debug back-up device | |
| JP2000250779A (en) | Programmable controller | |
| JPH02281341A (en) | Write data confirming method for debugging | |
| JP2679603B2 (en) | Microcomputer | |
| JPH06139105A (en) | Device for tracing software | |
| JPH0444973B2 (en) | ||
| JPH04199336A (en) | microcomputer | |
| JPH0675789A (en) | Information processor | |
| JPS6286442A (en) | data processing equipment | |
| JPH05127945A (en) | Program execution situation analysis system | |
| JPH01137339A (en) | Microprocessor | |
| JPH0326416B2 (en) | ||
| JPS6255738A (en) | Data processor having program counter tracing mechanism | |
| JPH0259828A (en) | Support device for development of microcomputer |