JPH0414367B2 - - Google Patents
Info
- Publication number
- JPH0414367B2 JPH0414367B2 JP59236209A JP23620984A JPH0414367B2 JP H0414367 B2 JPH0414367 B2 JP H0414367B2 JP 59236209 A JP59236209 A JP 59236209A JP 23620984 A JP23620984 A JP 23620984A JP H0414367 B2 JPH0414367 B2 JP H0414367B2
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- skip
- instruction
- real
- development support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプロセツサとリアルタイムト
レーサを有するマイクロコンピユータ開発支援装
置に関する。
レーサを有するマイクロコンピユータ開発支援装
置に関する。
マイクロコンピユータ開発支援装置の従来例の
ブロツク図を第２図に示す。予め、マイクロプロ
セツサ１によるプログラムの実行を停止させる条
件（以下、ブレーク条件とする）がブレーク制御
回路３に設定されている。マイクロプロセツサ１
はエミユレーシヨンメモリ２に格納されている命
令コードをアドレスバス６により選択し、データ
バス７を介して取り込み、この命令の実行を行な
い、リアルタイムトレーサ４がマイクロプロセツ
サ１で実行された処理過程のアドレスバス情報、
データバス情報およびマイクロプロセツサ１の入
出力ポートの値等の情報を記憶する。そして、予
めブレーク制御回路３に設定されたブレーク条件
が満たされると、ブレーク制御回路３からマイク
ロプロセツサ１へブレーク信号Ｓが出力されてマ
イクロプロセツサ１はプログラムの実行を停止
し、システムを管理するスーパバイザプロセツサ
５のモードになり、スーパーバイザプロセツサ５
がリアルタイムトレーサ４に記憶された情報を読
出してデバツグを行なつていた。
ブロツク図を第２図に示す。予め、マイクロプロ
セツサ１によるプログラムの実行を停止させる条
件（以下、ブレーク条件とする）がブレーク制御
回路３に設定されている。マイクロプロセツサ１
はエミユレーシヨンメモリ２に格納されている命
令コードをアドレスバス６により選択し、データ
バス７を介して取り込み、この命令の実行を行な
い、リアルタイムトレーサ４がマイクロプロセツ
サ１で実行された処理過程のアドレスバス情報、
データバス情報およびマイクロプロセツサ１の入
出力ポートの値等の情報を記憶する。そして、予
めブレーク制御回路３に設定されたブレーク条件
が満たされると、ブレーク制御回路３からマイク
ロプロセツサ１へブレーク信号Ｓが出力されてマ
イクロプロセツサ１はプログラムの実行を停止
し、システムを管理するスーパバイザプロセツサ
５のモードになり、スーパーバイザプロセツサ５
がリアルタイムトレーサ４に記憶された情報を読
出してデバツグを行なつていた。
しかしながら、マイクロプロセツサ１で実行さ
れる命令には次にフエツチした命令をスキツプす
る命令があり、従来のマイクロコンピユータ開発
支援装置ではスキツプされて実行されなかつた命
令と実行された命令とが区別されずにリアルタイ
ムトレーサ４に記憶されてしまい、スーパバイザ
プロセツサ５がプログラムのデバツグを行なうと
きに混乱を招き、効率が悪くなるという問題点が
あつた。
れる命令には次にフエツチした命令をスキツプす
る命令があり、従来のマイクロコンピユータ開発
支援装置ではスキツプされて実行されなかつた命
令と実行された命令とが区別されずにリアルタイ
ムトレーサ４に記憶されてしまい、スーパバイザ
プロセツサ５がプログラムのデバツグを行なうと
きに混乱を招き、効率が悪くなるという問題点が
あつた。
本発明の目的は、スキツプされて実行されなか
つた命令を判別することができるマイクロコンピ
ユータ開発支援装置を提供することにある。
つた命令を判別することができるマイクロコンピ
ユータ開発支援装置を提供することにある。
本発明のマイクロコンピユータ開発支援装置
は、マイクロプロセツサがフエツチした命令をス
キツプするときにはスキツプしていることを示す
スキツプ信号を出力し、リアルタイムトレーサが
このスキツプ信号を記憶することを特徴とする。
は、マイクロプロセツサがフエツチした命令をス
キツプするときにはスキツプしていることを示す
スキツプ信号を出力し、リアルタイムトレーサが
このスキツプ信号を記憶することを特徴とする。
〔実施例〕
以下、本発明の実施例について図面を参照して
説明する。
説明する。
第１図は本発明の一実施例に係るマイクロコン
ピユータ開発支援装置のブロツク図である。マイ
クロプロセツサ１１はスキツプ命令をフエツチし
てスキツプする条件が成立している場合には、次
にフエツチした命令をノーオペレーシヨン命令
（以下、NOP命令とする）に置き換えて実行する
とともに、NOP命令実行中を示すスキツプ信号
SKをスキツプ端子Ｔから出力する。リアルタイ
ムトレーサ１４はマイクロプロセツサ１１で実行
された処理過程のアドレスバス情報、データバス
情報およびマイクロプロセツサ１１の入出力ポー
トの値等を記憶する他、内部にスキツプメモリを
有してマイクロプロセツサ１１から出力されたス
キツプ信号SKを記憶する。書込制御回路８はマ
イクロプロセツサ１１のスキツプ端子Ｔから出力
されたスキツプ信号SKをリアルタイムトレーサ
１４内のスキツプメモリに書込む。すなわち、本
実施例は第２図の従来例において、マイクロプロ
セツサ１の代りにスキツプ端子Ｔを有するマイク
ロプロセツサ１１を、リアルタイムトレーサ４の
代りにスキツプメモリを有するリアルタイムトレ
ーサ１４を設置し、さらに書込制御回路８を付加
したものである。
ピユータ開発支援装置のブロツク図である。マイ
クロプロセツサ１１はスキツプ命令をフエツチし
てスキツプする条件が成立している場合には、次
にフエツチした命令をノーオペレーシヨン命令
（以下、NOP命令とする）に置き換えて実行する
とともに、NOP命令実行中を示すスキツプ信号
SKをスキツプ端子Ｔから出力する。リアルタイ
ムトレーサ１４はマイクロプロセツサ１１で実行
された処理過程のアドレスバス情報、データバス
情報およびマイクロプロセツサ１１の入出力ポー
トの値等を記憶する他、内部にスキツプメモリを
有してマイクロプロセツサ１１から出力されたス
キツプ信号SKを記憶する。書込制御回路８はマ
イクロプロセツサ１１のスキツプ端子Ｔから出力
されたスキツプ信号SKをリアルタイムトレーサ
１４内のスキツプメモリに書込む。すなわち、本
実施例は第２図の従来例において、マイクロプロ
セツサ１の代りにスキツプ端子Ｔを有するマイク
ロプロセツサ１１を、リアルタイムトレーサ４の
代りにスキツプメモリを有するリアルタイムトレ
ーサ１４を設置し、さらに書込制御回路８を付加
したものである。
さて、スキツプ命令がマイクロプロセツサ１１
にフエツチされて、スキツプする条件が成立する
と、次にフエツチされた命令がNOR命令に置き
換えられて実行されるとともに、マイクロプロセ
ツサ１１のスキツプ端子Ｔからスキツプ信号SK
が出力され、このスキツプ信号SKが書込制御回
路８によつてリアルタイムトレーサ１４内のスキ
ツプメモリに書込まれる。
にフエツチされて、スキツプする条件が成立する
と、次にフエツチされた命令がNOR命令に置き
換えられて実行されるとともに、マイクロプロセ
ツサ１１のスキツプ端子Ｔからスキツプ信号SK
が出力され、このスキツプ信号SKが書込制御回
路８によつてリアルタイムトレーサ１４内のスキ
ツプメモリに書込まれる。
従つて、スーパバイザプロセツサ５はデバツグ
を行なうときにリアルタイムトレーサ１４内のス
キツプメモリに記憶されているスキツプ信号SK
を読出すことにより、トレーサされたアドレスの
命令がスキツプされたかどうかを判別することが
できる。
を行なうときにリアルタイムトレーサ１４内のス
キツプメモリに記憶されているスキツプ信号SK
を読出すことにより、トレーサされたアドレスの
命令がスキツプされたかどうかを判別することが
できる。
以上説明したように本発明によれば、スキツプ
されて実行されていない命令を容易に判別するこ
とができるので、効率のよいリアルタイムデバツ
グを行なうことができる。
されて実行されていない命令を容易に判別するこ
とができるので、効率のよいリアルタイムデバツ
グを行なうことができる。
第１図は本発明の一実施例に係るマイクロコン
ピユータ開発支援装置のブロツク図、第２図は従
来例のブロツク図である。 １１……マイクロプロセツサ、２……エミユレ
ーシヨンメモリ、３……ブレーク制御回路、１４
……リアルタイムトレーサ、５……スーパバイザ
プロセツサ、６……アドレスバス、７……データ
バス、８……書込制御回路、Ｔ……スキツプ端
子、SK……スキツプ信号。
ピユータ開発支援装置のブロツク図、第２図は従
来例のブロツク図である。 １１……マイクロプロセツサ、２……エミユレ
ーシヨンメモリ、３……ブレーク制御回路、１４
……リアルタイムトレーサ、５……スーパバイザ
プロセツサ、６……アドレスバス、７……データ
バス、８……書込制御回路、Ｔ……スキツプ端
子、SK……スキツプ信号。
Claims (1)
- 【特許請求の範囲】 １ マイクロプロセツサとリアルタイムトレーサ
とを有するマイクロコンピユータ開発支援装置に
おいて、 前記マイクロプロセツサはフエツチした命令を
スキツプするときにはスキツプしていることを示
すスキツプ信号を出力し、 前記リアルタイムトレーサは前記スキツプ信号
を記憶することを特徴とするマイクロコンピユー
タ開発支援装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59236209A JPS61115146A (ja) | 1984-11-09 | 1984-11-09 | マイクロコンピユ−タ開発支援装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59236209A JPS61115146A (ja) | 1984-11-09 | 1984-11-09 | マイクロコンピユ−タ開発支援装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61115146A JPS61115146A (ja) | 1986-06-02 |
| JPH0414367B2 true JPH0414367B2 (ja) | 1992-03-12 |
Family
ID=16997389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59236209A Granted JPS61115146A (ja) | 1984-11-09 | 1984-11-09 | マイクロコンピユ−タ開発支援装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61115146A (ja) |
-
1984
- 1984-11-09 JP JP59236209A patent/JPS61115146A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61115146A (ja) | 1986-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960011613A (ko) | 데이터 처리장치 | |
| JPH0414367B2 (ja) | ||
| JPH0581070A (ja) | プログラマブルコントローラ、およびプログラマブルコントローラにおけるユーザプログラム実行方法 | |
| JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
| JPS60262251A (ja) | マイクロプロセツサ開発支援装置 | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JPH0214736B2 (ja) | ||
| JPS62279438A (ja) | トレ−ス回路 | |
| JP2504754B2 (ja) | 中央処理装置 | |
| JPH0713806A (ja) | マイクロプロセッサのバストレース装置 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPS5842891B2 (ja) | メイレイセイギヨホウシキ | |
| JPH02281341A (ja) | デバッグ時のライトデータ確認方法 | |
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JP2679603B2 (ja) | マイクロコンピュータ | |
| JPH01137339A (ja) | マイクロプロセッサ | |
| JPH06139105A (ja) | ソフトウェアのトレース装置 | |
| JPH0444973B2 (ja) | ||
| JPH04199336A (ja) | マイクロコンピュータ | |
| JPH0675789A (ja) | 情報処理装置 | |
| JPS6286442A (ja) | デ−タ処理装置 | |
| JPH05127945A (ja) | プログラム実行状況解析方式 | |
| JPS6255738A (ja) | プログラムカウンタトレ−ス機構をもつデ−タ処理装置 | |
| JPH0259828A (ja) | マイクロコンピュータ開発支援装置 | |
| JPS6244845A (ja) | デバッグ装置 |