JPH04144145A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH04144145A JPH04144145A JP2267675A JP26767590A JPH04144145A JP H04144145 A JPH04144145 A JP H04144145A JP 2267675 A JP2267675 A JP 2267675A JP 26767590 A JP26767590 A JP 26767590A JP H04144145 A JPH04144145 A JP H04144145A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductive
- circuit board
- electrode
- coated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は 半導体装置と回路基板上の端子電極部との電
気的接続に関するものであり、特番ζ 導電性接着剤を
用いたフェースダウンボンディング法に係る半導体装置
の実装方法に関するものであも 従来の技術 従来 電子部品の接続端子と回路基板上の回路パターン
端子との接続には半田付けがよく利用されていた力文
近瓢 例えばＩＣフラットパッケージ等の小型化と、接
続端子の増加により、接続端子連 いわゆるピッチ間隔
が次第に狭くなり、従来の半田付は技術で対処すること
が次第に困難になって来島 そこで、最近では裸の半導体装置を０回路基板上の端子
電極部に直付けして実装面積の効率的使用を図ろうとす
る方法が考案されてきた なかでＬ特願平１−２３２７
３５号公報に示されているように金属ワイヤを用いて入
出力電極上に電気的接続接点を構成し 電気的接続接点
と回路基板上の導体端子部との間に導電性接着剤を設け
て接合することにより電気的接続を得ようとする方法が
提案されていも 発明が解決しようとする課題 しかしながら上記のような方法で（Ｌ 第４図に示すご
とく、半導体チップ３と回路基板６の端子電極部５の電
気的接続は チップに形成された突起バンブ電極３を介
して導電性接着剤で行われているので、導電性接着剤１
００の導電フィラ１０１がＡｇフィラの場合には 第４
図の様にＡｇフィラ表面が酸化 硫化やヨウ化した部分
７が形成され接続抵抗値が増大すム また 微小間隔に
電界を加える所に用いた場合には 高温高湿下において
第５図の様にマイグレーション８（Ａｇの移行）が発生
して信頼性が低下する等の問題があム上記の問題を解決
するためＡｇ−Ｐｄ合金粉も用いられるがコストが高く
なってしまう等の問題点を有してい九 本発明は上記の問題点を鑑みてなされたものであり、そ
の目的とする所（よ 微細で密に構成されている半導体
チップ上に構成された突起状バンプと回路基板上の導体
端子部を安定かつ信頼性よく接続しようとするものであ
も 課題を解決するための手段 上記課題を解決するために本発明の半導体装置の実装方
法（Ｌ 導電フィラとして、Ｎｉ、Ｃｕ等の卑金属表面
にＰｄ、 Ａｕ、 Ｐｔ等の銀以外の貴金属をメッ
キ等で表面コートを施した微粉を用いた導電性接着剤で
半導体チップの突起バンプと回路基板の端子電極部を電
気的に接続することを特徴とするものであも 作 用 この方法によれは 半導体チップと回路基板とは導電性
接着剤により安定に接続されるため酸化硫化やヨウ化等
に対しても安定なものとなり、微小で密に形成された電
極間においてもマイグレーションが発生せず、低コスト
で信頼性よく電気的接続されも 実施例 以下、本発明の一実施例の半導体装置の実装方法につい
て、図面を参照しながら説明する。第３図は本発明の一
実施例における半導体装置の実装方法による接続部の拡
大図であり、第２図ζ友 本発明の一実施例における半
導体の実装方法の概略説明図であり、第１図は 本発明
の一実施例における導電性接着剤の概略構成図であム 第１図 第２図および第３図において、 ■は半導体装
置であり、 ２は電極パッド部である。３はバンブ電極
であり、 １０はＮ１粉にＰｄを５％コートシた導電粉
を導電フィラとする導電性接着剤であ翫 ５は端子電極
部であり、 ６は回路基板であ４ １１は重金［１２は
貴金入 １３はバインダーであム 以上のように構成された半導体装置の実装方法について
、以下図面を用いて説明すも まず、半導体装置１の電極パッド部２上にあらかじめメ
ッキ等によりバンブ電極３を形成しておき、このバンブ
電極３に転写や印刷によってＮｉにＰｄを５％コートし
た導電粉を導電フィラとする導電性接着剤１０を形成す
も その黴 この半導体装置１をフェースダウンで回路基板
６の端子電極部５に位置合せを行（＼ 回路基板６上に
半導体装置１をマウントした後、加熱により導電性接着
剤４を硬化させることによって、第２図および第３図に
示す様に 半導体装置１がバンブ電極およびＮ１にＰｄ
をコートした導電粉を導電フィラとする導電性接着剤１
０を介して回路基板６の端子電極５に電気的に接続され
もこのとき、表に示すように導電性接着剤４の導電フィ
ラとしてＮ１にＰｄを５％コートした導電粉を用いるた
ム 熱的にも安定であり、経時変化もなく、従来のＡｇ
フィラに見られるような酸化硫化やヨウ化等による劣化
がない。
気的接続に関するものであり、特番ζ 導電性接着剤を
用いたフェースダウンボンディング法に係る半導体装置
の実装方法に関するものであも 従来の技術 従来 電子部品の接続端子と回路基板上の回路パターン
端子との接続には半田付けがよく利用されていた力文
近瓢 例えばＩＣフラットパッケージ等の小型化と、接
続端子の増加により、接続端子連 いわゆるピッチ間隔
が次第に狭くなり、従来の半田付は技術で対処すること
が次第に困難になって来島 そこで、最近では裸の半導体装置を０回路基板上の端子
電極部に直付けして実装面積の効率的使用を図ろうとす
る方法が考案されてきた なかでＬ特願平１−２３２７
３５号公報に示されているように金属ワイヤを用いて入
出力電極上に電気的接続接点を構成し 電気的接続接点
と回路基板上の導体端子部との間に導電性接着剤を設け
て接合することにより電気的接続を得ようとする方法が
提案されていも 発明が解決しようとする課題 しかしながら上記のような方法で（Ｌ 第４図に示すご
とく、半導体チップ３と回路基板６の端子電極部５の電
気的接続は チップに形成された突起バンブ電極３を介
して導電性接着剤で行われているので、導電性接着剤１
００の導電フィラ１０１がＡｇフィラの場合には 第４
図の様にＡｇフィラ表面が酸化 硫化やヨウ化した部分
７が形成され接続抵抗値が増大すム また 微小間隔に
電界を加える所に用いた場合には 高温高湿下において
第５図の様にマイグレーション８（Ａｇの移行）が発生
して信頼性が低下する等の問題があム上記の問題を解決
するためＡｇ−Ｐｄ合金粉も用いられるがコストが高く
なってしまう等の問題点を有してい九 本発明は上記の問題点を鑑みてなされたものであり、そ
の目的とする所（よ 微細で密に構成されている半導体
チップ上に構成された突起状バンプと回路基板上の導体
端子部を安定かつ信頼性よく接続しようとするものであ
も 課題を解決するための手段 上記課題を解決するために本発明の半導体装置の実装方
法（Ｌ 導電フィラとして、Ｎｉ、Ｃｕ等の卑金属表面
にＰｄ、 Ａｕ、 Ｐｔ等の銀以外の貴金属をメッ
キ等で表面コートを施した微粉を用いた導電性接着剤で
半導体チップの突起バンプと回路基板の端子電極部を電
気的に接続することを特徴とするものであも 作 用 この方法によれは 半導体チップと回路基板とは導電性
接着剤により安定に接続されるため酸化硫化やヨウ化等
に対しても安定なものとなり、微小で密に形成された電
極間においてもマイグレーションが発生せず、低コスト
で信頼性よく電気的接続されも 実施例 以下、本発明の一実施例の半導体装置の実装方法につい
て、図面を参照しながら説明する。第３図は本発明の一
実施例における半導体装置の実装方法による接続部の拡
大図であり、第２図ζ友 本発明の一実施例における半
導体の実装方法の概略説明図であり、第１図は 本発明
の一実施例における導電性接着剤の概略構成図であム 第１図 第２図および第３図において、 ■は半導体装
置であり、 ２は電極パッド部である。３はバンブ電極
であり、 １０はＮ１粉にＰｄを５％コートシた導電粉
を導電フィラとする導電性接着剤であ翫 ５は端子電極
部であり、 ６は回路基板であ４ １１は重金［１２は
貴金入 １３はバインダーであム 以上のように構成された半導体装置の実装方法について
、以下図面を用いて説明すも まず、半導体装置１の電極パッド部２上にあらかじめメ
ッキ等によりバンブ電極３を形成しておき、このバンブ
電極３に転写や印刷によってＮｉにＰｄを５％コートし
た導電粉を導電フィラとする導電性接着剤１０を形成す
も その黴 この半導体装置１をフェースダウンで回路基板
６の端子電極部５に位置合せを行（＼ 回路基板６上に
半導体装置１をマウントした後、加熱により導電性接着
剤４を硬化させることによって、第２図および第３図に
示す様に 半導体装置１がバンブ電極およびＮ１にＰｄ
をコートした導電粉を導電フィラとする導電性接着剤１
０を介して回路基板６の端子電極５に電気的に接続され
もこのとき、表に示すように導電性接着剤４の導電フィ
ラとしてＮ１にＰｄを５％コートした導電粉を用いるた
ム 熱的にも安定であり、経時変化もなく、従来のＡｇ
フィラに見られるような酸化硫化やヨウ化等による劣化
がない。
また 微小間隔に電界を加える所にＡｇフィラからなる
導電性接着剤を用いた場合には 高温高湿下においてマ
イグレーションが発生して信頼性が低下する力叉 本発
明において１ｔＮｉにＰｄをコートした導電粉を導電フ
ィラとして用いるためイオン化することもなく安定であ
も 上記の酸化 硫化やヨウ化等による劣化やマイグレーシ
ョンを抑制するた？ｌｘＡｇ−Ｐｄ合金粉等も用いられ
るが約８０万円／ ｋ ｇとコストが高くなってしまう
。本発明のＮｉにＰｄをコートした導電粉ではＡｇの導
電粉と同等の約５万円／ｋｇ程度であム 以上のようにして、半導体装置１と回路基板６を極めて
安定で信頼性よく、高密度にかス 低コストで実装する
ことが可能となる。
導電性接着剤を用いた場合には 高温高湿下においてマ
イグレーションが発生して信頼性が低下する力叉 本発
明において１ｔＮｉにＰｄをコートした導電粉を導電フ
ィラとして用いるためイオン化することもなく安定であ
も 上記の酸化 硫化やヨウ化等による劣化やマイグレーシ
ョンを抑制するた？ｌｘＡｇ−Ｐｄ合金粉等も用いられ
るが約８０万円／ ｋ ｇとコストが高くなってしまう
。本発明のＮｉにＰｄをコートした導電粉ではＡｇの導
電粉と同等の約５万円／ｋｇ程度であム 以上のようにして、半導体装置１と回路基板６を極めて
安定で信頼性よく、高密度にかス 低コストで実装する
ことが可能となる。
な耘 導電性接着剤４の導電フィラとして（よＮｉにＰ
ｄをコートした導電粉に限られたものでなく、Ｎｉ、Ｃ
ｕ等の卑金属表面にＰｄ、Ａｕ。
ｄをコートした導電粉に限られたものでなく、Ｎｉ、Ｃ
ｕ等の卑金属表面にＰｄ、Ａｕ。
Ｐｔ等の銀以外の貴金属をメッキ等で表面コートを施し
た導電フィラを用いることができもまた 本実施例にお
いて導電性接着剤１０をバンプ電極３上に形成するとし
た力（導電性接着剤１０を回路基板６上の端子電極部５
側に印刷や転写法 以下余白 表 導電性接着剤の特性比較 本ガス希釈法 １００Ｈｒ後 本章 ６０℃ ９５％ ０Ｖ キ゛ヤフ７°０．２ｍｍ １０００Ｈｒ後 などを用いて形成してもよい。
た導電フィラを用いることができもまた 本実施例にお
いて導電性接着剤１０をバンプ電極３上に形成するとし
た力（導電性接着剤１０を回路基板６上の端子電極部５
側に印刷や転写法 以下余白 表 導電性接着剤の特性比較 本ガス希釈法 １００Ｈｒ後 本章 ６０℃ ９５％ ０Ｖ キ゛ヤフ７°０．２ｍｍ １０００Ｈｒ後 などを用いて形成してもよい。
発明の効果
以上に説明したように
本発明の半導体装置の
実装方法によりは 導電フィラとして卑金属表面に銀以
外の貴金属をコートした導電粉を用いた導電性接着剤に
よって半導体装置の電極パッド部上に形成したバンブ電
極と回路基板上の端子電極とを接着によって電気的な接
続を行うた敢 経時変化のない極めて安定な接続ができ
、微細ピッチでの接続においても信頼性の高い接続が実
現できるた数 極めて実用上価値の高いものであも
外の貴金属をコートした導電粉を用いた導電性接着剤に
よって半導体装置の電極パッド部上に形成したバンブ電
極と回路基板上の端子電極とを接着によって電気的な接
続を行うた敢 経時変化のない極めて安定な接続ができ
、微細ピッチでの接続においても信頼性の高い接続が実
現できるた数 極めて実用上価値の高いものであも
第１図は本発明の一実施例における導電性接着剤の概略
構成医 第２図は本発明の一実施例における半導体装置
の実装方法の概略図 第３図は本発明の一実施例におけ
る半導体装置の実装方法による接続部の拡大医 第４図
（友 酸（Ｌ 硫化等によるＡｇフィラ変化の概略図
第５図はマイグレーションの概略図である。 １−−一半導体装置 ２−一一電極バッド舐３−−−バ
ンプ電楓 １Ｏ−−−ＮｉにＰｄをコートした１粉を導
電フィラとする導電性接着剤５−−一端子電極ａ ６
−−−回路基楓 １１−一重金風 貴金属 一バイ ン ダー。
構成医 第２図は本発明の一実施例における半導体装置
の実装方法の概略図 第３図は本発明の一実施例におけ
る半導体装置の実装方法による接続部の拡大医 第４図
（友 酸（Ｌ 硫化等によるＡｇフィラ変化の概略図
第５図はマイグレーションの概略図である。 １−−一半導体装置 ２−一一電極バッド舐３−−−バ
ンプ電楓 １Ｏ−−−ＮｉにＰｄをコートした１粉を導
電フィラとする導電性接着剤５−−一端子電極ａ ６
−−−回路基楓 １１−一重金風 貴金属 一バイ ン ダー。
Claims (2)
- （１）半導体装置の回路基板上の端子電極部への実装方
法において、前記半導体装置の電極パッド部上にバンプ
電極を形成し、前記バンプ電極を、金属を銀以外の貴金
属で表面コートした導伝フィラを含む導電性接着剤を介
して回路基板上の端子電極部に電気的に接続することを
特徴とする半導体装置の実装方法。 - （２）導電性接着剤に含まれる導電フィラとして、Ｎｉ
、Ｃｕ等の卑金属表面に、Ｐｄ、Ａｕ、Ｐｔ等の銀以外
の貴金属をメッキ等で表面コートを施した微粉を用いる
ことを特徴とする請求項（１）記載の半導体装置の実装
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2267675A JPH04144145A (ja) | 1990-10-04 | 1990-10-04 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2267675A JPH04144145A (ja) | 1990-10-04 | 1990-10-04 | 半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04144145A true JPH04144145A (ja) | 1992-05-18 |
Family
ID=17447967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2267675A Pending JPH04144145A (ja) | 1990-10-04 | 1990-10-04 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04144145A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6103551A (en) * | 1996-03-06 | 2000-08-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor unit and method for manufacturing the same |
| US6452280B1 (en) | 1996-03-06 | 2002-09-17 | Matsushita Electric Industrial Co., Ltd. | Flip chip semiconductor apparatus with projecting electrodes and method for producing same |
-
1990
- 1990-10-04 JP JP2267675A patent/JPH04144145A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6103551A (en) * | 1996-03-06 | 2000-08-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor unit and method for manufacturing the same |
| US6452280B1 (en) | 1996-03-06 | 2002-09-17 | Matsushita Electric Industrial Co., Ltd. | Flip chip semiconductor apparatus with projecting electrodes and method for producing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3399959B2 (ja) | 高密度電子装置用はんだ付け可能なコネクタ | |
| JPH04263433A (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JPH0432541B2 (ja) | ||
| JP2643613B2 (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JP4085186B2 (ja) | Ｂｇａソケット | |
| JP3339384B2 (ja) | 半田材料並びにプリント配線板及びその製造方法 | |
| JPS61251047A (ja) | 半導体デバイスパッケージ及びその製造方法 | |
| JPH04263434A (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JPS6318335B2 (ja) | ||
| JP3297959B2 (ja) | 半導体装置 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JPH0312446B2 (ja) | ||
| JPH11204590A (ja) | 電極板およびそれを用いた電子部品用通電検査装置 | |
| US5506447A (en) | Hybrid integrated circuit | |
| JPH02121359A (ja) | 電子部品搭載用基板 | |
| JP2000252320A (ja) | 半導体装置およびその製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH11103164A (ja) | 半田材料並びにプリント配線板及びその製造方法 | |
| JPH08107127A (ja) | 半導体装置 | |
| JPH02250392A (ja) | 配線基板の製造方法 | |
| JP2593646B2 (ja) | 電子部品 | |
| JPH0258257A (ja) | リード付き半導体パッケージ | |
| JPS6311744Y2 (ja) | ||
| JPH04335542A (ja) | 半導体装置の実装体 | |
| JPS6292354A (ja) | ハイブリツドｉｃ |