JPH04144263A - リードフレームおよびその製造方法 - Google Patents
リードフレームおよびその製造方法Info
- Publication number
- JPH04144263A JPH04144263A JP26806190A JP26806190A JPH04144263A JP H04144263 A JPH04144263 A JP H04144263A JP 26806190 A JP26806190 A JP 26806190A JP 26806190 A JP26806190 A JP 26806190A JP H04144263 A JPH04144263 A JP H04144263A
- Authority
- JP
- Japan
- Prior art keywords
- parts
- solder
- lead frame
- groove
- manufacture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路を実装するリードフレーム、特
に、ビン数の多いリードフレームの構造と製造方法に関
する。
に、ビン数の多いリードフレームの構造と製造方法に関
する。
［従来の技術］
従来のリードフレームは、４２合金（Ｎ ｉ ４２重量
％、Ｆｅ残）に代表される鉄系合金やリン青銅に代表さ
れる銅系合金などの金属板７をプレス法、すなわち、所
望のパターンを有する金型でプレス加工するか、あるい
は、エツチング法、すなわち、上記金属板７上にフォト
レジスト８をコーティングし、所望のパターンを有する
マスクを用いて、露光、現像を行い、フォトレジスト膜
８をパターン化した後、塩化第二鉄液等のエツチング液
にて、腐食させることにより製造していた。
％、Ｆｅ残）に代表される鉄系合金やリン青銅に代表さ
れる銅系合金などの金属板７をプレス法、すなわち、所
望のパターンを有する金型でプレス加工するか、あるい
は、エツチング法、すなわち、上記金属板７上にフォト
レジスト８をコーティングし、所望のパターンを有する
マスクを用いて、露光、現像を行い、フォトレジスト膜
８をパターン化した後、塩化第二鉄液等のエツチング液
にて、腐食させることにより製造していた。
半導体集積回路、特に特定用途向は半導体集積回路のよ
うな多機能を有する半導体集積回路の分野では、端子数
が増加する傾向にある。これに対し、半導体集積回路の
チップでは、高集積化が望まれ、サイズ面での制約を受
けている。このため、端子のピッチを狭くせざるをえな
い方向にある。
うな多機能を有する半導体集積回路の分野では、端子数
が増加する傾向にある。これに対し、半導体集積回路の
チップでは、高集積化が望まれ、サイズ面での制約を受
けている。このため、端子のピッチを狭くせざるをえな
い方向にある。
このように、半導体集積回路の多端子化、ならびに、そ
の端子間の狭ピッチ化が進むにつれて、それに対応する
リードフレームの多ビン化、インナーリード部３および
アウターリード部２の狭ピッチ化の要求が高まっている
。
の端子間の狭ピッチ化が進むにつれて、それに対応する
リードフレームの多ビン化、インナーリード部３および
アウターリード部２の狭ピッチ化の要求が高まっている
。
一方、多ピンリードフレームを用いた半導体集積回路の
実装はプリント回路基板５上に設けた端子６表面にはん
だ付けする、いわゆる、表面実装法が一般的である。は
んだ付は法としては、はんだペーストを塗布し、加熱溶
融させる方式が採用されている。しかし、アウターリー
ド２のピッチが狭くなるにつれて、それに対応するプリ
ント回路基板５上の端子６のピッチも狭くなり、加熱溶
融時における、はんだの端子外への流出による短絡が避
けられなくなるという問題点が生しる。
実装はプリント回路基板５上に設けた端子６表面にはん
だ付けする、いわゆる、表面実装法が一般的である。は
んだ付は法としては、はんだペーストを塗布し、加熱溶
融させる方式が採用されている。しかし、アウターリー
ド２のピッチが狭くなるにつれて、それに対応するプリ
ント回路基板５上の端子６のピッチも狭くなり、加熱溶
融時における、はんだの端子外への流出による短絡が避
けられなくなるという問題点が生しる。
上記の問題点を解決するために、本発明では、あらかじ
め、アウターリード２のプリント回路基板５上の端子部
６と接する面に、溝部１０を形成し、その溝部１０には
んだ部工を形成する。
め、アウターリード２のプリント回路基板５上の端子部
６と接する面に、溝部１０を形成し、その溝部１０には
んだ部工を形成する。
〔発明の詳述］
樹脂封止した半導体集積回路をプリント回路基板５上に
はんだ付けするには、プリント回路基板５上の端子６の
上に、あらかじめ、はんだペーストを塗布し、リードフ
レームのアウターリード２の接合部を加熱接合する。
はんだ付けするには、プリント回路基板５上の端子６の
上に、あらかじめ、はんだペーストを塗布し、リードフ
レームのアウターリード２の接合部を加熱接合する。
アウターリード２の狭ピッチ化にともない、それに対応
するプリント回路基板５上の端子部６の狭ピッチ化が必
要となってくる。このため、加熱熔融の際、流出したは
んだが隣の端子６上のはんだと接触し、短絡を招くとい
う上述の問題点が発生する。
するプリント回路基板５上の端子部６の狭ピッチ化が必
要となってくる。このため、加熱熔融の際、流出したは
んだが隣の端子６上のはんだと接触し、短絡を招くとい
う上述の問題点が発生する。
この問題点を解決するために、あらかじめ、リードフレ
ーム製造時に、アウターリード２のプリント回路基板５
上の端子部６と接する面に、溝部１０を形成し、その溝
部１０にはんだペーストを埋め込んでおくと、加熱時の
はんだの流出は溝部１０周辺に抑えられ、端子６外への
流失は起こらなくなる。また、はんだとリードフレーム
の接する面積は溝６の分だけ大きくなるため、接着強度
は高くなる。
ーム製造時に、アウターリード２のプリント回路基板５
上の端子部６と接する面に、溝部１０を形成し、その溝
部１０にはんだペーストを埋め込んでおくと、加熱時の
はんだの流出は溝部１０周辺に抑えられ、端子６外への
流失は起こらなくなる。また、はんだとリードフレーム
の接する面積は溝６の分だけ大きくなるため、接着強度
は高くなる。
このようなリードフレームを製造する方法としては、エ
ツチング法で通常のリードフレームを製造する方法、す
なわち、金属板７の両面にフォトレジスト８で所望のパ
ターンを形成し、両面からエツチング液で腐食を行って
製造する方法をそのまま用いることが可能で、溝部１０
に相当する部分にフォトレジストの開口部９を設けるよ
うに設計しておけばよい。フォトレジスト１１１Ｂのパ
ターンを形成後、両面からエツチング液で腐食すると、
溝部１０では片面のみ腐食されるため、金属板７厚の半
分相当の深さの溝が形成される。溝部１０の開口形状は
規定するものではなく、はんだ付は後に外部へはんだが
流出せず、適度な接着強度が得られるように設計すれば
よい、形成された溝部１０にはんだを埋め込む方法も規
定するものではないが、印刷方式がより簡便である。
ツチング法で通常のリードフレームを製造する方法、す
なわち、金属板７の両面にフォトレジスト８で所望のパ
ターンを形成し、両面からエツチング液で腐食を行って
製造する方法をそのまま用いることが可能で、溝部１０
に相当する部分にフォトレジストの開口部９を設けるよ
うに設計しておけばよい。フォトレジスト１１１Ｂのパ
ターンを形成後、両面からエツチング液で腐食すると、
溝部１０では片面のみ腐食されるため、金属板７厚の半
分相当の深さの溝が形成される。溝部１０の開口形状は
規定するものではなく、はんだ付は後に外部へはんだが
流出せず、適度な接着強度が得られるように設計すれば
よい、形成された溝部１０にはんだを埋め込む方法も規
定するものではないが、印刷方式がより簡便である。
金属板として、４２合金（４２重量％Ｎｉ、Ｆｅ残）を
用い、その両面に東京応化工業■製のネガ型フォトレジ
ストＰＭＥＲ（商品名）を浸漬塗布しく第４図（ａ）参
照）、所望のパターンを有するマスクを用いて、露光、
現像を行い、フォトレジスト膜のパターン化を行った（
第４図（ｂ）参照）。
用い、その両面に東京応化工業■製のネガ型フォトレジ
ストＰＭＥＲ（商品名）を浸漬塗布しく第４図（ａ）参
照）、所望のパターンを有するマスクを用いて、露光、
現像を行い、フォトレジスト膜のパターン化を行った（
第４図（ｂ）参照）。
この際、溝部となるべき部分のフォトレジストが除去さ
れるように、あらかしめ、マスクのパターンを設計して
おく。
れるように、あらかしめ、マスクのパターンを設計して
おく。
その後、塩化第二鉄液を用い、両面からエツチングを行
い、リードフレームを形成した（第４図（ｃ）参照）。
い、リードフレームを形成した（第４図（ｃ）参照）。
このとき、金属板厚の半分相当の深さの溝が形成された
。
。
フォトレジストを剥離後、はんだペーストを印刷するこ
とにより、はんだ部を形成゛し、目的としたリードフレ
ームを製造した（第４図（ｄ）参照）。
とにより、はんだ部を形成゛し、目的としたリードフレ
ームを製造した（第４図（ｄ）参照）。
本発明によるリードフレームを用いた半導体集積回路を
プリント配線基板に実装する際、はんだの端子部外への
流出が抑えられ、多ピンの半導体集積回路の実装が可能
となった。また、本リードフレームは通常のエツチング
法による製造方法を用いることが可能であり、はんだ層
形成も印刷方式が可能であるため、簡便な方法で製造で
きるという利点を有する。
プリント配線基板に実装する際、はんだの端子部外への
流出が抑えられ、多ピンの半導体集積回路の実装が可能
となった。また、本リードフレームは通常のエツチング
法による製造方法を用いることが可能であり、はんだ層
形成も印刷方式が可能であるため、簡便な方法で製造で
きるという利点を有する。
第１図は、本発明のリードフレームの一実施例を示す平
面図である。第２図は、本発明のり一ド７レームを用い
て、半導体集積回路のチンブを樹脂封止し、アウターリ
ード先端部を曲げ加工により成形し、プリント回路基板
上に実装可能にした状態を示す概略説明図である。第３
図は、プリント回路基板上の端子にはんだ付けした状態
を示す断面説明図であり、第３図（ａ）は本発明のリー
ドフレームを用いた半導体集積回路素子をプリント回路
基板上にはんだ付けした状態を示す断面説明図であり、
第３図（ｂ）は従来法で製造したリードフレームを用い
た半導体集積回路素子をプリント回路基板上にはんだ付
けした状態を示す断面説明図である。第４図（ａ）〜（
ｄ）は本発明のリードフレームの製造方法の一例を工程
順に示す断面説明図である。 １・・・はんだ部 ３・・・インナーリード ５・・・プリント回路基板 ７・・・金属板 ９・・・溝部に相当するフォ １０・・・溝部 ２・・・アウターリード ４・・・封止樹脂 ６・・・端子部 ８・・・フォトレジスト トレジストの開口部
面図である。第２図は、本発明のり一ド７レームを用い
て、半導体集積回路のチンブを樹脂封止し、アウターリ
ード先端部を曲げ加工により成形し、プリント回路基板
上に実装可能にした状態を示す概略説明図である。第３
図は、プリント回路基板上の端子にはんだ付けした状態
を示す断面説明図であり、第３図（ａ）は本発明のリー
ドフレームを用いた半導体集積回路素子をプリント回路
基板上にはんだ付けした状態を示す断面説明図であり、
第３図（ｂ）は従来法で製造したリードフレームを用い
た半導体集積回路素子をプリント回路基板上にはんだ付
けした状態を示す断面説明図である。第４図（ａ）〜（
ｄ）は本発明のリードフレームの製造方法の一例を工程
順に示す断面説明図である。 １・・・はんだ部 ３・・・インナーリード ５・・・プリント回路基板 ７・・・金属板 ９・・・溝部に相当するフォ １０・・・溝部 ２・・・アウターリード ４・・・封止樹脂 ６・・・端子部 ８・・・フォトレジスト トレジストの開口部
Claims (1)
- （１）プリント回路基板上の端子部６に対応するアウタ
ーリード２部分に、溝部１０が形成され、前記溝部１０
にはんだ部１が設けられてなることを特徴とするリード
フレーム。（２）金属板７両面にフォトレジスト８で所
望のパターンを形成し、エッチングによってリードフレ
ームを製造する際、溝部１０を片面エッチングにより形
成し、その後、溝部１０にはんだ部１を形成することを
特徴とする請求項（１）に記載するリードフレームの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26806190A JPH04144263A (ja) | 1990-10-05 | 1990-10-05 | リードフレームおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26806190A JPH04144263A (ja) | 1990-10-05 | 1990-10-05 | リードフレームおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04144263A true JPH04144263A (ja) | 1992-05-18 |
Family
ID=17453347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26806190A Pending JPH04144263A (ja) | 1990-10-05 | 1990-10-05 | リードフレームおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04144263A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011237207A (ja) * | 2010-05-07 | 2011-11-24 | Japan Electronic Materials Corp | プローブ |
| JP2014154756A (ja) * | 2013-02-12 | 2014-08-25 | Calsonic Kansei Corp | 導通部材とはんだシートの仮止め方法 |
| CN110972399A (zh) * | 2019-12-19 | 2020-04-07 | 黄石星河电路有限公司 | Ic焊盘中间开槽的印制电路板生产工艺 |
| JP2023554178A (ja) * | 2021-02-25 | 2023-12-26 | エッジレス セミコンダクター カンパニー，リミテッド オブ ジュハイ | インテリジェントパワーモジュール及びその製造方法 |
-
1990
- 1990-10-05 JP JP26806190A patent/JPH04144263A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011237207A (ja) * | 2010-05-07 | 2011-11-24 | Japan Electronic Materials Corp | プローブ |
| JP2014154756A (ja) * | 2013-02-12 | 2014-08-25 | Calsonic Kansei Corp | 導通部材とはんだシートの仮止め方法 |
| CN110972399A (zh) * | 2019-12-19 | 2020-04-07 | 黄石星河电路有限公司 | Ic焊盘中间开槽的印制电路板生产工艺 |
| JP2023554178A (ja) * | 2021-02-25 | 2023-12-26 | エッジレス セミコンダクター カンパニー，リミテッド オブ ジュハイ | インテリジェントパワーモジュール及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100811338B1 (ko) | 수지밀봉형 반도체장치, 이 장치에 이용되는 회로부재 및회로부재의 제조방법 | |
| US6359221B1 (en) | Resin sealed semiconductor device, circuit member for use therein | |
| US5683943A (en) | Process for etching a semiconductor lead frame | |
| US20020170942A1 (en) | Method for forming a flip chip semiconductor package | |
| US6008068A (en) | Process for etching a semiconductor lead frame | |
| JPH04144263A (ja) | リードフレームおよびその製造方法 | |
| JP3275413B2 (ja) | リードフレームおよびその製造方法 | |
| JP2014090206A (ja) | 樹脂封止型半導体装置 | |
| JP3585660B2 (ja) | 表面実装型半導体装置の製造方法 | |
| EP1676308B1 (en) | Electronic device and method of manufacturing thereof | |
| US20010012644A1 (en) | Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate | |
| JPH06252310A (ja) | リードフレームならびにその製造方法 | |
| JPH03185754A (ja) | 半導体装置 | |
| JP3044905B2 (ja) | メタルマスクの開孔部の設計方法 | |
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| US6635407B1 (en) | Two pass process for producing a fine pitch lead frame by etching | |
| JP3418769B2 (ja) | リードフレームの製造方法及びリードフレーム | |
| JP4507473B2 (ja) | リードフレームの製造方法 | |
| JPS6395652A (ja) | 保護材流出防止用ダムの形成方法 | |
| JPH08335661A (ja) | 樹脂封止型半導体装置 | |
| US20240170291A1 (en) | Pre-mold substrate and method for manufacturing the pre-mold substrate | |
| JP2003037235A (ja) | リードフレームの製造方法 | |
| JPH05226385A (ja) | 半導体装置の実装方法 | |
| JPH08340072A (ja) | 樹脂封止型半導体装置 | |
| JP2005260271A (ja) | 樹脂封止型半導体装置用の回路部材 |