JP2011237207A - プローブ - Google Patents

プローブ Download PDF

Info

Publication number
JP2011237207A
JP2011237207A JP2010107111A JP2010107111A JP2011237207A JP 2011237207 A JP2011237207 A JP 2011237207A JP 2010107111 A JP2010107111 A JP 2010107111A JP 2010107111 A JP2010107111 A JP 2010107111A JP 2011237207 A JP2011237207 A JP 2011237207A
Authority
JP
Japan
Prior art keywords
solder
probe
mounting portion
cover
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010107111A
Other languages
English (en)
Inventor
Norihiro Takahashi
宣博 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Electronic Materials Corp
Original Assignee
Japan Electronic Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Electronic Materials Corp filed Critical Japan Electronic Materials Corp
Priority to JP2010107111A priority Critical patent/JP2011237207A/ja
Publication of JP2011237207A publication Critical patent/JP2011237207A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)

Abstract

【課題】プローブ接合時のレーザー照射によってはんだが飛散するのを防ぐことが可能なプローブを提供することを目的とする。
【解決手段】基板に実装されるプローブであって、実装部を有するプローブ本体と、前記実装部の底面に設けられたはんだからなり、前記実装部の両側面に、実装部の底面から突出し、前記はんだを挟み込むはんだカバーがそれぞれ設けられ、前記はんだカバーおよび前記プローブ本体は導電性材料からなる。
【選択図】 図1

Description

本発明は、プローブカードなどの配線基板に実装されるプローブに関する。
半導体の検査には、基板に複数のプローブが実装されたプローブカードを用いている。基板上には複数のプローブが狭ピッチで配置されているが、プローブは基板に設けられた電極に接合されてプローブカードに実装されている。
プローブの実装方法には幾つかの方法があるが、その1つとして、特許文献1に記載されているように、プローブのベース部に設けられた2つの突出部をはんだによって電極パッドに接合する方法が用いられている。
特開2008−309534号公報
上述のように、2つの突出部をはんだを用いて電極パッドに接合する際に、プローブのはんだバンプが形成されているベース部(実装部)にレーザーを照射することではんだバンプに熱を加えて溶融させて電極パッドにプローブを接合する。
レーザー照射によってプローブの実装部に加えられた熱が突出部に伝わりはんだバンプを溶融するが、この時レーザーの一部が直接はんだバンプに照射されると、はんだが飛散することがある。飛散したはんだの粒が電極パッド間をブリッジするとショートするという問題が生じる。
本発明はこのような従来の問題点を解消し、プローブ接合時にはんだが飛散するのを防止することが可能なプローブを提供することを目的とする。
本発明のプローブは、基板に実装されるプローブであって、実装部を有するプローブ本体と、前記実装部の底面に設けられたはんだからなり、前記実装部の両側面に、実装部の底面から突出し、前記はんだを挟み込むはんだカバーがそれぞれ設けられ、前記はんだカバーおよび前記プローブ本体は導電性材料からなることを特徴とする。
本発明のプローブは、基板に実装されるプローブであって、実装部を有するプローブ本体と、前記実装部の底面に設けられたはんだからなり、前記実装部の両側面に、実装部の底面から突出し、前記はんだを挟み込むはんだカバーがそれぞれ設けられ、前記はんだカバーおよび前記プローブ本体は導電性材料からなることにより、実装部にレーザを照射した時に、はんだに直接レーザーが照射されるのを防止することで、はんだが飛散するのを防ぐことが可能となる。
本発明のプローブの側面図である。 図1のA−A断面図である。 接合時のプローブの断面図である。 接合後のプローブの側面図である。 異なる形態のプローブの断面図である。 プローブを形成する工程を示す図である。 プローブを形成する工程を示す図であり、図6の続きである。 プローブカードの概略断面図である。
図を用いて本発明のプローブ1を以下に詳細に説明する。図1が本発明のプローブ1の側面図であり、図2がプローブ1の断面図である。
本発明のプローブ1は、図1に示すように、プローブカード13(図8参照)のプローブ基板14上に設けられた電極15に接合される底面5を有する実装部2、前記実装部2の後方から前方へと延在しバネ性を有するアーム部3、および、前記アーム部3の先端に設けられ検査対象物の電極に接触する先端部4からなる本体と、前記実装部2の底面5に設けられたはんだ6から構成され、前記実装部2の両側面には、前記底面5から下方へと突出するはんだカバー7がそれぞれ設けられ、前記はんだ6が2つのはんだカバー7に挟まれた状態となっている。
また、前記プローブ1は、図2の断面図に示すように、中間層11を2つの外層12,12’で挟み込んだ3層構造である。前記中間層11および前記外層12,12’は、各々上述の実装部2、アーム部3、および先端部4の形状に形成されており、前記外層12,12’の外側に、前記はんだカバー7が形成されている。前記外層12’に設けられたはんだカバー7は前記外層12’に埋め込まれて形成されており、前記外層12に設けられたはんだカバー7は前記外層12の表面に貼りついた状態で形成されている。この違いは後述するはんだカバー7の形成方法によるものである。
前記はんだカバー7は、前記実装部2の側面から前記底面5の下方に突出する形で形成されており、その長さ(図1の左右方向の長さ)は、前記実装部2の前端から後端に向かって、接合強度が確保されるはんだ6を確保することができる所定の長さで形成されている。また、その厚みはできるだけ薄くすることが好ましく、特に5μm以下とすることが好ましい。
前記実装部2の前記はんだ6の上方となる部分に、レーザを照射することによってはんだ6を加熱するが、加えられた熱が前記実装部2全体に拡散することを十分に防ぎきれない場合も想定される。これを防止するために、前記実装部2にスリット8を設ける。レーザーを照射する部分よりも後方に縦方向に設けておき、レーザー照射によって加えられた熱が、実装部2の後方へと伝達されるのを防ぎ、加えられた熱は逃げることなく、前記はんだ6へと伝えられる。
さらに、前記はんだカバー7だけでは前記プローブ1を実装する際の位置決めが難しいので、前記実装部2の後方の底面5から下方に突出した支持部9を設けている。前記支持部9にははんだバンプを設けていないので、前記支持部9は単にプローブカード13の電極15と接触するだけで接合されることはない。
前記プローブ本体および前記はんだカバー7は導電性材料からなり、前記プローブカード13(図8参照)のプローブ基板14上に設けられた電極15に接合されたプローブ1は、前記はんだカバー7が前記電極15と接合され、前記プローブカード13と前記プローブ1との導通は前記はんだカバー7を通じて行われる。
前記中間層11および前記外層12,12’は、全て同じ導電性材料で形成されていてもよいし、各々異なる導電性材料で形成されていてもよい。本実施形態では、前記中間層11および前記外層12,12’は、ニッケル合金からなる同一の導電性材料で形成されている。導電性材料としては、ニッケルに限らず、パラジウムコバルト(Pd−Co)などのコバルト(Co)を含む他の合金でもよく、パラジウムニッケル(Pd−Ni)、タングステン(W)、ニッケルタングステン(Ni−W)などの他の導電性材料でもよい。
そして、前記はんだカバー7も前記中間層11あるいは前記外層12,12’と同じ、あるいは異なる導電性材料を用いる。さらに、前記はんだ6は、前記中間層11、前記外層12,12’および前記はんだカバー7よりも融点の低い導電性材料を用いることで、図3に示すようにレーザー照射されると加熱されたはんだ6だけが溶融し、前記プローブ1が前記電極15に接合される。
この時、溶融されたはんだ6の一部は、図4に示すように、前後に流出するが、プローブ1の側面方向への流出は、図3に示すように、前記はんだカバー7によって阻止されている。これにより、前記電極15上に拡がるはんだの量は従来よりも少なくすることができるので、従来よりも少ないはんだ量で充分な接合強度を確保することが可能となる。また、従来よりも電極15との接合面積が少なくなるので、プローブ1を電極15から剥離する際に、電極15が剥離するのを減らすことができる。
さらに、前記はんだカバー7がはんだ6と接する部分は、プローブ1とはんだ6との接合面積にプラスされることとなるので、プローブ1とはんだ6との接合強度が上がり、より強固にプローブ1は電極15に接合される。また、従来のようなレーザ照射時のはんだの飛散は前記はんだカバー7によって防止されるので、隣接する電極15同士が飛散したはんだによってブリッジされてショートする問題が解消される。
はんだカバー7とはんだ6の形状については、図1,2に示すものに限定するのではなく、例えば、図5(a)に示すように、はんだ6がはんだカバー7の下方に突出する形状とすることもできる。また、はんだカバー7の1つが外層12’に埋め込まれた状態(図2参照)ではなく、図5(b)に示すように、両方のはんだカバー7を外層12,12’の表面に形成することもできる。
図5(a)に示すプローブ1では、図4に示した前後への流出量を十分に確保することが可能となる。また、図5(b)に示すプローブ1では、はんだカバー7が正面から見た時に左右対称に配置され、また、プローブ1の本体も正面から見た時に左右対称の形状となるので、片側のはんだカバー7を埋め込む場合よりもバランスが良くなり、プローブ1を実装する際の作業性がよくなるという効果を奏する。
さらに、図5(c)に示すように、中間層11の底面5を外層12,12’よりも下方へと突出させ、さらにはんだ6よりも下方へと突出させた突出部10とすることで、前記突出部10によってプローブ1とプローブカード13の電極15とを導通することも可能である。この場合、前記突出部10を位置合わせに用いることでプローブ1を実装する際の位置決めが容易になると共に、導通が確保されるという効果を奏する。前記突出部10にはんだの濡れ性のよい材質を用いることで、はんだ6が加熱された際に、はんだ6が溶融されて突出部10を辿って実装面へと移動するようにすることが好ましい。このように、はんだ6をはんだカバー7で挟み込む構造として様々な形状を用いることで、より優れた効果をもたらすことが可能である。
本発明のプローブ1の形成方法について説明する。まず初めに、プローブ形成用の基板21上に銅(Cu)からなる犠牲層22を形成し、図6(a)に示すように、犠牲層22上に導電性材料であるニッケル合金によってはんだカバー7を所定の位置に形成する。その後、図6(b)に示すように、犠牲層22上に感光性有機物質からなるフォトレジストを塗布してレジスト層23を形成し、プローブ1の外層12’の形状に合わせて所定の箇所に開口24を設けておく。そして、図6(c)に示すように、電気めっきによりニッケル合金を前記開口24に充填し、1層目となる外層12’を形成する。
その後、図6(d)に示すように、前記レジスト層23を除去する。前記レジスト層23を除去して露出した前記犠牲層22と前記外層12’を覆うように銅からなる犠牲層25を形成し、図6(e)に示すように、前記外層12’が露出するまで前記犠牲層25の表面を研磨する。
研磨が終わり前記外層12’が露出した状態となったら前記外層12’及び犠牲層25の上にフォトレジストを塗布してレジスト層26を形成し、図6(f)に示すように、プローブ1の中間層11の形状に合わせて所定の箇所に開口27を設ける。そして、図6(g)に示すように、電気めっきによりニッケル合金を前記開口27に充填し、研磨調整が必要であればレジスト層26と中間層11を研磨して2層目となる中間層11を形成する。
中間層11を形成し終えたら、前記レジスト層26を除去し、その後、中間層11及び犠牲層25の上にフォトレジストを塗布してレジスト層28を形成し、図6(h)に示すように、プローブ1の3層目となる外層12の形状に合わせて所定の箇所に開口29を設ける。そして、図7(a)に示すように、電気めっきによりニッケル合金を前記開口29に充填し、研磨調整が必要であればレジスト層28と外層12を研磨して3層目となる外層12を形成する。
その後、図7(b)に示すように、前記レジスト層28を除去した後、3層目の外層12及び犠牲層25の上にフォトレジストを塗布してレジスト層30を形成し、図7(c)に示すように、前記レジスト層30に、プローブ1に設けるはんだ6の形状に合わせて所定の箇所に開口31を設ける。さらに、図7(d)に示すように、犠牲層25のはんだ6を設ける部分をエッチングを用いて除去し、実装部2の底面5から突出しているはんだカバー7の上にはんだ6を形成するためのスペース32を設ける。そして、前記スペース32に電気めっきを用いてはんだ6を形成する。
その後、図7(e)に示すように、3層目の外層12が露出し、前記外層12とはんだ6の表面が面一になるまで、前記レジスト層30とはんだ6の研磨を行う。そして、最後に、図7(f)に示すように、前記外層12および前記はんだ6の表面にニッケル合金によってはんだカバー7を形成する。この時、前記はんだ6の全てを覆うようにはんだカバー7を形成する。これにより、前記はんだ6は2つのはんだカバー7に挟まれた状態となる。はんだカバー7の形成が終了したら、前記レジスト層30を除去し、犠牲層22,25からプローブ1を剥離すると、図7(g)に示すように、プローブ1の形成が完了する。
前記プローブ1を複数実装したものがプローブカード13である。図8に示すように、テスタのポゴピンと接触して接続される外部端子18と内部配線19を有するメイン基板20と、前記メイン基板20に固定され、前記プローブ1が接合される電極15が設けられたプローブ基板14とを備える。
このように本発明のプローブでは、はんだが飛散することを防止することが可能となっている。なお、以上の説明ではプローブカードに実装されるプローブを例示して説明したが、ソケット用として基板に実装されるプローブについても本願発明を適用すれば同様の効果を得ることができる。
1 プローブ
2 実装部
3 アーム部
4 先端部
5 底面
6 はんだ
7 はんだカバー
8 スリット
9 支持部
10 突出部
11 中間層
12、12’外層
13 プローブカード
14 プローブ基板
15 電極
18 外部端子
19 内部配線
20 メイン基板
21 基板
22、25 犠牲層
23、26、28、30、33 レジスト層
24、27、29、31、34 開口
32 スペース

Claims (1)

  1. 基板に実装されるプローブであって、実装部を有するプローブ本体と、前記実装部の底面に設けられたはんだからなり、
    前記実装部の両側面に、実装部の底面から突出し、前記はんだを挟み込むはんだカバーがそれぞれ設けられ、前記はんだカバーおよび前記プローブ本体は導電性材料からなることを特徴とするプローブ。
JP2010107111A 2010-05-07 2010-05-07 プローブ Withdrawn JP2011237207A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010107111A JP2011237207A (ja) 2010-05-07 2010-05-07 プローブ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010107111A JP2011237207A (ja) 2010-05-07 2010-05-07 プローブ

Publications (1)

Publication Number Publication Date
JP2011237207A true JP2011237207A (ja) 2011-11-24

Family

ID=45325368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010107111A Withdrawn JP2011237207A (ja) 2010-05-07 2010-05-07 プローブ

Country Status (1)

Country Link
JP (1) JP2011237207A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57110951U (ja) * 1980-12-26 1982-07-09
JPS60218861A (ja) * 1984-04-14 1985-11-01 Katsusato Fujiyoshi セラミツクスレイヤ−パツケ−ジ用端子
JPH04144263A (ja) * 1990-10-05 1992-05-18 Toppan Printing Co Ltd リードフレームおよびその製造方法
JP2008309534A (ja) * 2007-06-13 2008-12-25 Japan Electronic Materials Corp コンタクトプローブ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57110951U (ja) * 1980-12-26 1982-07-09
JPS60218861A (ja) * 1984-04-14 1985-11-01 Katsusato Fujiyoshi セラミツクスレイヤ−パツケ−ジ用端子
JPH04144263A (ja) * 1990-10-05 1992-05-18 Toppan Printing Co Ltd リードフレームおよびその製造方法
JP2008309534A (ja) * 2007-06-13 2008-12-25 Japan Electronic Materials Corp コンタクトプローブ及びその製造方法

Similar Documents

Publication Publication Date Title
KR100974563B1 (ko) 통전시험용 프로브, 프로브 조립체 및 그 제조방법
JP2014090183A (ja) 接合層を用いて基板に接続された金属ポストを有する超小型電子基板
KR20090132215A (ko) 테스트 소켓, 전기적 연결장치 및 그 테스트 소켓의제조방법
JP2008311584A (ja) 半導体パッケージの実装構造
JPWO2008041484A1 (ja) 弾性接触子を用いた金属端子間の接合方法
CN100592487C (zh) 结合探针的方法以及使用该方法制造探针卡的方法
JP2007184381A (ja) フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法
KR102519285B1 (ko) 전기 전도성 접촉핀 및 이의 제조방법
JP2007240235A (ja) 通電試験用プローブおよびプローブ組立体
JP2013134249A (ja) プローブカード及びその製造方法
JP2011237207A (ja) プローブ
JP2011151180A (ja) リードピン付き配線基板
JP6208486B2 (ja) プローブカード及びその製造方法
JP2010266248A (ja) プローブカードに実装されるプローブおよびプローブを複数実装したプローブカード
JP5414158B2 (ja) コンタクトプローブの製造方法
JP2009063381A (ja) プローブ
KR101050567B1 (ko) 반도체 연결패드 상의 금속범프 형성방법
JP2009123757A (ja) 配線基板およびその製造方法
JP3881543B2 (ja) コンタクトプローブ及びその製造方法
JP2010223729A (ja) プローブおよびプローブが実装されたプローブカード
JP5463517B2 (ja) プローブ
JP2013250146A (ja) プローブカード
JP2006012427A (ja) 接触端子およびその製造方法並びにその接触端子を備えるプローブカードおよび電子機器
JP2011013163A (ja) プローブおよびプローブが実装されたプローブカード
JP2011202990A (ja) コンタクトプローブ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130823