JPH041445Y2 - - Google Patents

Description

【考案の詳細な説明】 ＜産業上の利用分野＞ 本考案は歪変換回路に係り、特に歪検出回路か
ら得られる微小信号の変換特性の改善とコストの
低減に寄与する歪変換回路に関する。

＜従来技術＞ 歪変換回路の従来の実施例のブロツク図を第１
図に示す。R₁，R₂〜R₄でブリツジ回路BRD₁を
構成し、これ等のうち少くとも１個は歪ゲージで
あり、例えばクレーン車のピストンシリンダに固
定され、クレーンにかかる応力に対応した抵抗変
化を示す。抵抗R₁とR₂の接続点と抵抗R₃とR₄の
接続点との間には直流電源E₁が接続されている。
抵抗R₂とR₄の接続点と抵抗R₁とR₃の接続点との
間には信号伝送線l₁，l₂の一端が接続されている。
抵抗R₅，R₆〜R₈は零シフト用のブリツジ回路
BRD₂を構成し、E₂はその直流電源である。信号
伝送線l₁の他端は抵抗R₅とR₇の接続点に接続さ
れ、信号伝送線l₂の他端は共通電位点Ｃに接続さ
れている。直流電源E₂は抵抗R₅とR₆との接続点
と抵抗R₇とR₈との接続点に接続されている。Q₁
は演算増幅器であり、抵抗R₆とR₈の接続点は演
算増幅器Q₁の非反転入力端に接続されている。
演算増幅器Q₁の出力端と共通電位点Ｃとの間に
は抵抗R₉，R₁₀の直列回路が接続され、抵抗R₉と
R₁₀の接続点と演算増幅器Q₁の反転入力端と接続
されている。演算増幅器Q₁には正の直流電源E₃
および負の直流電源E₄が接続されている。

クレーン車の例えばピストンロツドの負荷によ
る応力により、ブリツジ回路BRD₁の平衡がくず
れ、その差の直流電圧（数mV）がクレーン車か
ら信号伝送線l₁，l₂を介して運転室内に伝送され、
零シフト用ブリツジ回路BRD₂を経て演算増幅器
Q₁で例えば10³倍程度に増幅され数Ｖの電圧とさ
れる。この電圧はクレーン車の転倒防止用モニタ
信号として使用される。

第２図は第１図の実施例に用いられる各直流電
源（E₁，〜E₄）の構成を示すブロツク図である。
交流電源ｅはトランスT₁で直流的に絶縁された
後、ダイオードブリツジDBRで整流され、整流
された電圧は定電圧回路CVRで定電圧とされる。
そして各直流電源E₁〜E₄は第２図に示された回
路でそれぞれ供給される。

以上の様に構成された第１図の従来の実施例で
はブリツジ回路の出力電圧が直流でありしかも微
少であるので信号伝送線l₁，l₂の結合部に発生す
る熱起電力により誤差を生ずる。また零シフト用
のブリツジ回路BRD₂および演算増幅器Q₁に高安
定度の部品を必要とし、したがつて高価となる。
更に各直流電源（E₁〜E₄）は第２図に示す様な
回路でそれぞれ作られるので多くの部品点数が要
る。

＜考案の目的＞ 本考案は、前記の従来技術に鑑み、安価な部品
でしかも少ない部品点数で精度の良い歪変換回路
を提供することを目的とする。

＜考案の構成＞ この目的を達成する本考案の構成は、歪変換回
路に係り、クロツクパルスに同期した励振回路
と、前記励振回路により励振された歪ゲージを含
むブリツジ回路と、前記ブリツジ回路の出力がト
ランスを介して入力される第１増幅器と、前記第
１増幅器の出力端が第１コンデンサを介して入力
端に接続され同時に基準電圧が第１スイツチング
素子を介して前記入力端に接続された第２増幅器
と、前記第２増幅器の出力端に第２スイツチング
素子を介して接続された第２コンデンサと、前記
クロツクパルスに同期して開閉される前記第１ス
イツチング素子により前記第１コンデンサに前記
基準電圧を充電し、前記クロツクパルスに同期し
て開閉される第２スイツチング素子により前記基
準電圧と前記第１増幅器の出力電圧との和の電圧
を前記コンデンサに充電し、前記第２コンデンサ
の両端電圧を出力することを特徴とするものであ
る。

＜実施例＞ 以下、本考案の実施例について図面に基づき説
明する。なお、従来技術と同一機能を有する部分
には同一の符号を付し、重複する説明は省略す
る。

第３図は本考案の実施例を示すブロツク図であ
る。OSCはクロツクパルスを発生するオシレー
タである。オシレータOSCの出力はゲートロジ
ツク回路GLCとブリツジBRD₁の励振回路EXCに
供給される。励振回路EXCの出力端は各々ブリ
ツジ回路BRD₁の抵抗R₁とR₂の接続点および抵抗
R₃とR₄との接続点に接続されている。ブリツジ
回路BRD₁の抵抗R₂とR₄の接続点および抵抗R₁
とR₃の接続点は各々信号伝送線l₁，l₂に接続され
ている。信号伝送線l₁，l₂の他端はトランスT₂の
１次巻線に接続されている。トランスT₂の２次
巻線の１端は共通電位点に、他端は演算増幅器
Q₂の非反転入力端に接続されている。演算増幅
器Q₂の出力端の電圧は抵抗R₁₁とR₁₂で分圧され、
分圧された電圧が演算増幅器Q₂の反転入力端に
与えられている。更に演算増幅器Q₂の出力端は
コンデンサC₁を介して演算増幅器Q₃の非反転入
力端に接続されている。演算増幅器Q₃の非反転
入力端にはまたゲートロジツク回路GLCの出力
パルスによつて開閉されるスイツチング素子Q₄
を介して基準電圧E_zが与えられている。基準電圧
E_zは検出レンジに対応した零シフト用の電圧であ
る。演算増幅器Q₃の出力端の電圧は抵抗R₁₃と
R₁₄で分圧され、分圧された電圧が演算増幅器Q₃
の反転入力端に与えられている。演算増幅器Q₃
の出力端はゲートロジツク回路GLCの出力パル
スによつて開閉されるスイツチング素子Q₅を介
してサンプルホールド用のコンデンサC₂の１端
に接続されている。コンデンサC₂の他端は共通
電位点Ｃに接続されている。スイツチング素子
Q₅とコンデンサC₂の接続点から歪変換回路の出
力電圧を得る。

以上の如く構成された第３図の実施例の動作を
第４図の波形図を用いて説明する。

オシレータOSCは第４図ａの如きクロツク
CLKを発生しこれに同期して励振回路EXCはそ
の出力端には第４図ｂに示す矩形波電圧E₀を発
生する。ブリツジ回路BRD₁に応力が加わりその
平衡がくずれると、その出力端には第４図ｃに示
すような応力に対応した信号電圧E₁が発生する。
一方、クロツクCLKはゲートロジツク回路GLC
によりスイツチング素子Q₄を開閉する第４図ｄ
に示す切換信号S₁およびスイツチング素子Q₅を
開閉する切換信号S₂を発生する。

第４図ａに示す期間t₁〜t₂のとき切換信号S₁に
よりスイツチング素子Q₄がオンとなり、演算増
幅器Q₂の出力電圧E₂に関係なく、演算増幅器Q₃
の出力電圧E₃は、演算増幅器Q₃の増幅度をA₃と
すれば次の様になる。

E₃＝A₃E_z (1) この場合には、コンデンサC₁は演算増幅器Q₂
の出力電圧E₂（低レベル）と基準電圧E_zに対応し
た潮流電圧で充電される。

期間t₂〜t₄のときはスイツチング素子Q₄はオフ
であり、信号電圧E₁を演算増幅器Q₂で増幅し、
この出力電圧E₂を演算増幅器Q₃で増幅するので、
その出力電圧E₃は次の様になる。

E₃＝A₃（E₂＋E_z） ＝A₃A₂E₁＋A₃E₂ (2) ただし、演算増幅器Q₂の増幅度をA₂とする。
この場合の出力電圧E₂およびE₃の波形を第４図
ｆ，ｇに示す。

期間t₂〜t₄のうち期間t₃〜t₄の間の切換信号S₂
によりスイツチング素子Q₅がオンとなるので、
コンデンサC₂には(2)式で示す出力電圧E₃のピー
ク値が充電されホールドされる。このときの出力
電圧E₄の波形を第４図ｈに示す。

期間t₆以降は信号電圧E₁が増大したときの各部
の波形を示している。

出力電圧E₄は前記のサンプルホールド時の値
をＡ／Ｄ変換処理等をしてデジタル表示あるいは
異常監視などに使用することができる。

＜考案の効果＞ 以上、実施例とともに具体的に説明した様に、
本考案によれば、歪応力を検出し変換するのに交
流増幅器を用いて実現したので信号伝送線の結合
部での熱起電力の影響を除去することができると
共に交流増幅器の入力部を絶縁形とすることによ
りブリツジ回路への励振回路と増幅回路の電源を
共通化でき部品点数を消滅できた。更に、比較的
高感度の交流増幅器とサンプルホールド回路との
組合せにより、特に初段の演算増幅器の直流特性
に対する制限がゆるやかに演算増幅器を採用する
ことができるようになつたのでコスト低減に寄与
することができる。

【図面の簡単な説明】

第１図は従来の実施例を示すブロツク図、第２
図は第１図の実施例に用いられる電源の構成を示
すブロツク図、第３図は本考案の１実施例を示す
ブロツク図、第４図は第３図の実施例の各部の波
形を示す波形図である。 BRD₁……ブリツジ回路、C₁，C₂……コンデン
サ、E₀……矩形波電圧、E₁……信号電圧、E₂，
E₃，E₄……直流電源、EXC……励振回路、E_z…
…基準電圧、GLC……ゲートロジツク回路、l₁，
l₂……信号伝送線、OSC……オシレータ、S₁，S₂
……切換信号。

Claims (1)

【実用新案登録請求の範囲】
1. クロツクパルスに同期した励振回路と、前記励
   振回路により励振された歪ゲージを含むブリツジ
   回路と、前記ブリツジ回路の出力がトランスを介
   して入力される第１増幅器と、前記第１増幅器の
   出力端が第１コンデンサを介して入力端に接続さ
   れ同時に基準電圧が第１スイツチング素子を介し
   て前記入力端に接続された第２増幅器と、前記第
   ２増幅器の出力端に第２スイツチング素子を介し
   て接続された第２コンデンサと、前記クロツクパ
   ルスに同期して開閉される前記第１スイツチング
   素子により前記第１コンデンサに前記基準電圧を
   充電し、前記クロツクパルスに同期して開閉され
   る第２スイツチング素子により前記基準電圧と前
   記第１増幅器の出力電圧との和の電圧を前記コン
   デンサに充電し、前記第２コンデンサの両端電圧
   を出力する歪変換回路。