JPH0725715Y2 - 周波数測定装置 - Google Patents
周波数測定装置Info
- Publication number
- JPH0725715Y2 JPH0725715Y2 JP11453988U JP11453988U JPH0725715Y2 JP H0725715 Y2 JPH0725715 Y2 JP H0725715Y2 JP 11453988 U JP11453988 U JP 11453988U JP 11453988 U JP11453988 U JP 11453988U JP H0725715 Y2 JPH0725715 Y2 JP H0725715Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- terminal
- frequency
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は極めて簡単な構成の周波数測定装置に関するも
のである。
のである。
従来、周波数を測定する場合、測定対象の信号を例えば
方形波信号へ変換し単位時間T1（SEC）当たりのこの方
形波の立上がりエッジ数n1をカウンタで計数し、周波数
（HZ）を次式で算出している。
方形波信号へ変換し単位時間T1（SEC）当たりのこの方
形波の立上がりエッジ数n1をカウンタで計数し、周波数
（HZ）を次式で算出している。
＝n1／T1 又は、一定周期t0の基本クロック信号を発生させ、測定
対象の信号の周期T2に相当する期間ゲートをオンとし、
この期間、ゲートを通過する基本クロック信号の数ｎを
カウンタで計数し、測定対象の信号の周期（時間幅）を
測定（T2＝ｎ・t0）することで、等価的に周波数を測定
していた。
対象の信号の周期T2に相当する期間ゲートをオンとし、
この期間、ゲートを通過する基本クロック信号の数ｎを
カウンタで計数し、測定対象の信号の周期（時間幅）を
測定（T2＝ｎ・t0）することで、等価的に周波数を測定
していた。
以上のような従来の周波数測定装置は、複雑なパルス回
路、およびカウンタなどを必要とするため、高価になる
という課題がある。
路、およびカウンタなどを必要とするため、高価になる
という課題がある。
本考案の目的は、極めて簡単な構成で周波数を測定でき
る装置を提供することである。
る装置を提供することである。
本考案は、上記課題を解決する為に、被測定信号が供給
される入力端子と一対の電源端子を有しその一方の電源
端子に抵抗素子を介して正の電源電圧が加えられるCMOS
FETで構成されたインバータ、このインバータの他方の
電源端子にその入力端子が接続されたボルテージホロ
ア、前記インバータの一方の電源端子とボルテージホロ
アの出力端子間に接続されたツェナーダイオード、前記
インバータの出力端子とボルテージホロアの出力端子と
の間に接続された容量、前記インバータの他方の電源端
子と零又は負の電源電圧との間に設けた抵抗素子、及び
この抵抗素子の両端電圧を入力とする差動増幅器を備
え、この差動増幅器の出力端子より前記被測定信号の周
波数に対応した信号を取り出すように構成したものであ
る。
される入力端子と一対の電源端子を有しその一方の電源
端子に抵抗素子を介して正の電源電圧が加えられるCMOS
FETで構成されたインバータ、このインバータの他方の
電源端子にその入力端子が接続されたボルテージホロ
ア、前記インバータの一方の電源端子とボルテージホロ
アの出力端子間に接続されたツェナーダイオード、前記
インバータの出力端子とボルテージホロアの出力端子と
の間に接続された容量、前記インバータの他方の電源端
子と零又は負の電源電圧との間に設けた抵抗素子、及び
この抵抗素子の両端電圧を入力とする差動増幅器を備
え、この差動増幅器の出力端子より前記被測定信号の周
波数に対応した信号を取り出すように構成したものであ
る。
負荷容量が接続されたCMOSロジックICに交流信号を加え
た場合、このCMOSロジックICの負荷容量と電源電圧が一
定であれば、CMOSロジックICの消費電流は交流信号の周
波数に比例する。
た場合、このCMOSロジックICの負荷容量と電源電圧が一
定であれば、CMOSロジックICの消費電流は交流信号の周
波数に比例する。
本考案ではCMOSロジックICの出力端子に一定な容量値の
コンデンサを接続するとともに、CMOSロジックICの電源
端子ピン間の電圧を一定に保つ手段と、を備え、この状
態で消費電流を差動増幅器で測定しているので、CMOSロ
ジックICに加えられた交流信号の周波数を測定できる。
コンデンサを接続するとともに、CMOSロジックICの電源
端子ピン間の電圧を一定に保つ手段と、を備え、この状
態で消費電流を差動増幅器で測定しているので、CMOSロ
ジックICに加えられた交流信号の周波数を測定できる。
以下、図面を用いて本考案を詳しく説明する。
第１図は本考案に係る周波数測定装置の一実施例を示す
図、第２図はCMOSロジックICの等価回路を示す図、第３
図は第２図回路のタイムチャート、第４図はCMOSロジッ
クICの入力周波数と動作消費電流の関係を示す図であ
る。
図、第２図はCMOSロジックICの等価回路を示す図、第３
図は第２図回路のタイムチャート、第４図はCMOSロジッ
クICの入力周波数と動作消費電流の関係を示す図であ
る。
CMOSロジックICは入力信号が理想的なステップ波形であ
れば電源間に設けられた２つのMOSFET素子の内どちらか
一方がオフとなるため、電源から流れる直流の消費電流
は存在しない。
れば電源間に設けられた２つのMOSFET素子の内どちらか
一方がオフとなるため、電源から流れる直流の消費電流
は存在しない。
しかし、CMOS出力が反転する際に、内部のドレイン容量
および負荷容量を充放電するための消費電流が存在す
る。これを第２図〜第４図で説明する。
および負荷容量を充放電するための消費電流が存在す
る。これを第２図〜第４図で説明する。
第２図はCMOSインバータICの等価回路である。同図にお
いて、Q1,Q2はMOSFETであり、コンデンサｃは負荷容量
とドレイン容量を総和として表わしたものである。この
ようなICに第３図（１）に示すような矩形波信号Vinを
加えると、第３図（２）に示す出力Voutが得られる。こ
こで例えばCMOS出力Voutが、“LOW"から“HIGH"に反転
する場合実際の出力電圧Voutは負荷容量ｃがVDDまで充
電されなければ持上がらないため、ｃ・VDDに相当する
電荷が電源VDDからMOSFETQ1を介して供給される（第３
図（３）参照）。
いて、Q1,Q2はMOSFETであり、コンデンサｃは負荷容量
とドレイン容量を総和として表わしたものである。この
ようなICに第３図（１）に示すような矩形波信号Vinを
加えると、第３図（２）に示す出力Voutが得られる。こ
こで例えばCMOS出力Voutが、“LOW"から“HIGH"に反転
する場合実際の出力電圧Voutは負荷容量ｃがVDDまで充
電されなければ持上がらないため、ｃ・VDDに相当する
電荷が電源VDDからMOSFETQ1を介して供給される（第３
図（３）参照）。
同様にしてCMOS出力Voutが“HIGH"から“LOW"に立下が
る場合は第３図（４）に示すパルス電流iNが流れる。こ
れらの電流iP，iNによる消費電力PDは、入力信号Vinの
周期をＴとすると、１周期分の過渡電力を積分すること
により求めることができる。その結果、次式が得られ
る。
る場合は第３図（４）に示すパルス電流iNが流れる。こ
れらの電流iP，iNによる消費電力PDは、入力信号Vinの
周期をＴとすると、１周期分の過渡電力を積分すること
により求めることができる。その結果、次式が得られ
る。
PD＝ｃ・VDD 2/T ＝・ｃ・VDD 2 上式から明らかなようにCMOSロジックICの消費電力は、
入力周波数，負荷容量および電源電圧の２乗に比例す
る。
入力周波数，負荷容量および電源電圧の２乗に比例す
る。
第４図は負荷容量を一定とし、VDDをパラメータとした
時の、入力周波数と動作消費電流との実測例を示したも
のである。
時の、入力周波数と動作消費電流との実測例を示したも
のである。
第１図において、１は第２図のところで説明したCMOSロ
ジックIC（以下、単にCMOSと記す）である。このCMOS1
の入力端子に入力信号Sinが加えられる。この入力信号S
inが第２図における矩形波信号Vinに相当するものであ
る。
ジックIC（以下、単にCMOSと記す）である。このCMOS1
の入力端子に入力信号Sinが加えられる。この入力信号S
inが第２図における矩形波信号Vinに相当するものであ
る。
このCMOS1の出力端子にはコンデンサC1が接続される。
コンデンサC1の他端は後述するボルテージホロワ回路の
出力端子に接続される。CMOS1の一方の電源端子ピンは
抵抗R1を介して電源VAに接続され、他方の電源端子ピン
は抵抗R2を介して電源VBに接続される。この電源VBは0V
でもよいし、マイナス電位でもよい。
コンデンサC1の他端は後述するボルテージホロワ回路の
出力端子に接続される。CMOS1の一方の電源端子ピンは
抵抗R1を介して電源VAに接続され、他方の電源端子ピン
は抵抗R2を介して電源VBに接続される。この電源VBは0V
でもよいし、マイナス電位でもよい。
２はボルテージホロワ回路であり、CMOS1の一方の電源
端子ピンにおける電圧VSSを導入し、この電圧と同じ値
の電圧を出力するものである。このボルテージホロワ回
路２は高入力インピーダンス、低出力インピーダンス、
増幅度１のアンプで構成することができる。
端子ピンにおける電圧VSSを導入し、この電圧と同じ値
の電圧を出力するものである。このボルテージホロワ回
路２は高入力インピーダンス、低出力インピーダンス、
増幅度１のアンプで構成することができる。
３はツェナーダイオードであり、ボルテージホロワ回路
２の出力端子とCMOS1の他方の電源端子ピンの間に接続
される。このボルテージホロワ回路２とツェナーダイオ
ード３の回路をCMOS1の電源端子ピンの間に設けること
で、CMOS1の電源端子間電圧VDD（＝VCC−VSS）は一定値
に保たれる。
２の出力端子とCMOS1の他方の電源端子ピンの間に接続
される。このボルテージホロワ回路２とツェナーダイオ
ード３の回路をCMOS1の電源端子ピンの間に設けること
で、CMOS1の電源端子間電圧VDD（＝VCC−VSS）は一定値
に保たれる。
ボルテージホロワ回路２の作用・効果を述べると、一定
電圧を発生するためにツェナーダイオード３には抵抗R1
を通して電流が流れる。ボルテージホロワ２には電源E
1,E2が接続されており、ツェナーダイオード３を通過し
た電流は鎖線で示す如く両電源回路の接続点を介して電
源VBに流れる。
電圧を発生するためにツェナーダイオード３には抵抗R1
を通して電流が流れる。ボルテージホロワ２には電源E
1,E2が接続されており、ツェナーダイオード３を通過し
た電流は鎖線で示す如く両電源回路の接続点を介して電
源VBに流れる。
４は差動増幅器であり、抵抗R2の電圧を導入し、この抵
抗に流れる電流に比例した信号Soutを出力する。この差
動増幅器４より取り出される信号Soutは、入力信号Sin
の周波数finに比例した信号である。上記のように、ツ
ェナーダイオード３を通る電流は抵抗R2を通らないの
で、差動増幅器４より取り出される信号Soutは、入力信
号Sinの周波数finに正確に比例したものとなる。
抗に流れる電流に比例した信号Soutを出力する。この差
動増幅器４より取り出される信号Soutは、入力信号Sin
の周波数finに比例した信号である。上記のように、ツ
ェナーダイオード３を通る電流は抵抗R2を通らないの
で、差動増幅器４より取り出される信号Soutは、入力信
号Sinの周波数finに正確に比例したものとなる。
このような第１図装置は次のように動作する。
CMOS1の２つの電源端子ピン間の電圧VDD（第２図に示す
VDDである。なお第２図においてVSS＝0v）は、次式によ
り表わされる。
VDDである。なお第２図においてVSS＝0v）は、次式によ
り表わされる。
VDD＝VCC−VSS この電圧VDDは、ツェナーダイオード３の端子間電圧と
見ることができ一定である。従って、例えば予め測定す
ることにより、VDDの値は知ることができる。
見ることができ一定である。従って、例えば予め測定す
ることにより、VDDの値は知ることができる。
ここで入力信号Sinを“HIGH"又は“LOW"に固定した時の
差動増幅器４の出力電圧をVC，このとき抵抗R2に流れる
電流をICとする。この電流ICは、ボルテージホロワ回路
２及び差動増幅器４の入力部に流れるオフセット・バイ
アス電流及びCMOSロジックICが静的に消費する静的消費
電流の代数和の電流である。このように電流ICは、後述
する電流IFにも含まれて来る不要の電流であり、後述す
るように（IF−IC）にて除かれる。
差動増幅器４の出力電圧をVC，このとき抵抗R2に流れる
電流をICとする。この電流ICは、ボルテージホロワ回路
２及び差動増幅器４の入力部に流れるオフセット・バイ
アス電流及びCMOSロジックICが静的に消費する静的消費
電流の代数和の電流である。このように電流ICは、後述
する電流IFにも含まれて来る不要の電流であり、後述す
るように（IF−IC）にて除かれる。
また、入力信号Sinの周波数in（HZ）を入力した時の
差動増幅器４の出力電圧をVF，この時抵抗R2に流れる電
流をIF,CMOS1に接続される負荷容量とCMOS1の内部容量
の総和をｃと置くと、入力信号Sinの周波数inは、次
式で表わされる。
差動増幅器４の出力電圧をVF，この時抵抗R2に流れる電
流をIF,CMOS1に接続される負荷容量とCMOS1の内部容量
の総和をｃと置くと、入力信号Sinの周波数inは、次
式で表わされる。
in＝（IF−IC）/c・VDD ＝（VF−VC）/c・VDD・R2 上式で、VF，VCは、差動増幅器４の出力電圧であり、V
DDとｃとR2は予め知ることができる値であるから、入力
信号Sinの周波数inを測定できる。
DDとｃとR2は予め知ることができる値であるから、入力
信号Sinの周波数inを測定できる。
なお、通常、CMOS1の出力端子に接続するコンデンサの
容量はCMOS1の内部容量より大きな値に設定することが
できるので、上式における容量ｃは、外部に設けるコン
デンサの容量C1と見なすようにすることができる。
容量はCMOS1の内部容量より大きな値に設定することが
できるので、上式における容量ｃは、外部に設けるコン
デンサの容量C1と見なすようにすることができる。
なお、上述ではボルテージホロワ回路２と差動増幅器４
を負電源側に設けた例で説明したが、正電源側に設けて
も本考案は成立する。この場合の構成接続を説明する
と、第１図において、電源電圧VAとVBを入替え（抵抗R1
を負電源VBに接続し、抵抗R2を正電源VAに接続）、ツェ
ナーダイオード３の向きを反転させた構成である。
を負電源側に設けた例で説明したが、正電源側に設けて
も本考案は成立する。この場合の構成接続を説明する
と、第１図において、電源電圧VAとVBを入替え（抵抗R1
を負電源VBに接続し、抵抗R2を正電源VAに接続）、ツェ
ナーダイオード３の向きを反転させた構成である。
以上述べたように本考案によれば、CMOSロジックICと、
安価な増幅器（OPアンプ）と、抵抗で構成できるので、
極めて安価な周波数測定装置を構成できる。
安価な増幅器（OPアンプ）と、抵抗で構成できるので、
極めて安価な周波数測定装置を構成できる。
第１図は本考案に係る周波数測定装置の一実施例を示す
図、第２図はCMOSロジックICの等価回路を示す図、第３
図は第２図回路のタイムチャート、第４図はCMOSロジッ
クICの入力周波数と動作消費電流の関係を示す図であ
る。 １…CMOSロジックIC、２…ボルテージホロワ回路、３…
ツェナーダイオード、４…差動増幅器。
図、第２図はCMOSロジックICの等価回路を示す図、第３
図は第２図回路のタイムチャート、第４図はCMOSロジッ
クICの入力周波数と動作消費電流の関係を示す図であ
る。 １…CMOSロジックIC、２…ボルテージホロワ回路、３…
ツェナーダイオード、４…差動増幅器。
Claims (1)
- 【請求項１】被測定信号が供給される入力端子と一対の
電源端子を有しその一方の電源端子に抵抗素子を介して
正の電源電圧が加えられるCMOSFETで構成されたインバ
ータ、このインバータの他方の電源端子にその入力端子
が接続されたボルテージホロア、前記インバータの一方
の電源端子とボルテージホロアの出力端子間に接続され
たツェナーダイオード、前記インバータの出力端子とボ
ルテージホロアの出力端子との間に接続された容量、前
記インバータの他方の電源端子と零又は負の電源電圧と
の間に設けた抵抗素子、及びこの抵抗素子の両端電圧を
入力とする差動増幅器を備え、この差動増幅器の出力端
子より前記被測定信号の周波数に対応した信号を取り出
すように構成したことを特徴とする周波数測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11453988U JPH0725715Y2 (ja) | 1988-08-31 | 1988-08-31 | 周波数測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11453988U JPH0725715Y2 (ja) | 1988-08-31 | 1988-08-31 | 周波数測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0235074U JPH0235074U (ja) | 1990-03-06 |
| JPH0725715Y2 true JPH0725715Y2 (ja) | 1995-06-07 |
Family
ID=31355382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11453988U Expired - Lifetime JPH0725715Y2 (ja) | 1988-08-31 | 1988-08-31 | 周波数測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0725715Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2795807B2 (ja) * | 1994-06-16 | 1998-09-10 | ティーディーケイ株式会社 | 湿度センサ |
-
1988
- 1988-08-31 JP JP11453988U patent/JPH0725715Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0235074U (ja) | 1990-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4806846A (en) | High accuracy direct reading capacitance-to-voltage converter | |
| KR100318177B1 (ko) | 전류 적산값 검출 장치, 전류 검출 장치 및 이들을 이용한 전지팩 | |
| KR840002378B1 (ko) | 전자식 전력량계 | |
| CN101419255B (zh) | 开关电源的占空比检测电路、检测方法及应用 | |
| US11002767B2 (en) | Current sensing for monitoring load current in a buck power converter | |
| US4254376A (en) | Apparatus for measuring the electric power or energy in an A-C network | |
| US8829972B2 (en) | Integral value measuring circuit | |
| KR910004656B1 (ko) | 아날로그 신호적분 및 디지탈 신호변환회로 | |
| US5602487A (en) | Capacitance measuring device | |
| JP2002351557A (ja) | 電流発生装置 | |
| EP0296967A2 (en) | Amplifier for voltage or current to frequency converter | |
| JP2511471B2 (ja) | 静電容量測定回路 | |
| JP3587714B2 (ja) | 変位検出器 | |
| US4922123A (en) | Supply circuit for a hall sensor multiplication circuit | |
| RU2127887C1 (ru) | Измерительный преобразователь переменного тока | |
| JPH08136590A (ja) | 電流検出回路及び電流監視装置 | |
| JPH0722994Y2 (ja) | 交流通電時間検出回路 | |
| KR890008409Y1 (ko) | 온도차 검출회로 | |
| KR950006886Y1 (ko) | 콘덴서 용량 측정회로 | |
| SU1298842A1 (ru) | Синхронный детектор | |
| JPH04203971A (ja) | 電流検出回路 | |
| JPH0635195Y2 (ja) | 時間間隔計測回路 | |
| KR960013754B1 (ko) | 직렬 저항 보상 기능을 갖는 적분형 콘덴서 측정 회로 | |
| TW200530595A (en) | Current/charge-voltage converter and reset method | |
| JPH0511790B2 (ja) |