JPH04145585A - Mask pattern editing method - Google Patents
Mask pattern editing methodInfo
- Publication number
- JPH04145585A JPH04145585A JP2267981A JP26798190A JPH04145585A JP H04145585 A JPH04145585 A JP H04145585A JP 2267981 A JP2267981 A JP 2267981A JP 26798190 A JP26798190 A JP 26798190A JP H04145585 A JPH04145585 A JP H04145585A
- Authority
- JP
- Japan
- Prior art keywords
- shift
- figures
- graphic
- shifted
- mask pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Or Creating Images (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
[[E要]
半導体集積回路のパターン設計に用いられるマスクパタ
ーン編集方法に関し、
複数の図形を組み合わせて種々の図形を生成することを
目的とし、
拡大シフト又は縮小シフトを行なうシフト方向及びシフ
ト量を設定し、該シフトを行なう図形を指定し、指定さ
れた該図形について、設定された該シフト方向へ、設定
された該シフト量だけシフトさせるというシフト処理を
基礎とし、互いに接近した複数の図形を該シフト処理に
より設定方向に拡大シフトし、シフトされた該図形間で
図形論理演算を行って新たな図形を生成し、新たな該図
形に対し該シフト処理により該設定方向に縮小シフトす
ることにより、該シフト方向のみの図形間を接続した図
形を生成するように構成する。[[E Required] Concerning the mask pattern editing method used in the pattern design of semiconductor integrated circuits, the purpose is to combine multiple figures to generate various figures, and the shift direction and shift amount for enlargement shift or reduction shift. The shift process is based on a shift process in which the specified figure is shifted in the set shift direction by the set shift amount, and the specified figure is shifted by the set shift amount. By enlarging and shifting in the setting direction by the shift processing, performing a graphic logical operation between the shifted figures to generate a new figure, and shrinking and shifting the new figure in the setting direction by the shift process. , is configured to generate a figure that connects figures only in the shift direction.
本発明は、半導体集積回路のパターン設計に用いられる
マスクパターン編集方法に関する。The present invention relates to a mask pattern editing method used for pattern design of semiconductor integrated circuits.
パターン設計においては、図形を太めたり細めたりした
後、図形間の論理演算を行って新たな図形を生成すると
いう編集処理がある。
例えば、第4A図に示すような3つの図形10.12及
び14から、これら図形間の隙間を埋めた第4B図に示
すような1つの図形16を生成する場合、次のような編
集処理を行う。すなわち、図形10を拡大シフトさせて
一点鎖線で示す図形10Aに変換し、図形12を拡大シ
フトさせて一点鎖線で示す図形12Aに変換し、図形1
4を拡大シフトさせて点線で示す図形14Aに変換して
、これら図形間の隙間を埋める。図中、斜線部は拡大し
た部分を示す。次に、図形10Aと12八と14Aとの
図形論理和演算を行って、3つの図形を含む1つの図形
を生成し、次にこの図形を縮小させて、第4B図に示す
ような図形16を生成する。図中、16aは、このよう
な編集処理で埋められた、図形10.12及び14間の
領域を示す。In pattern design, there is an editing process in which a figure is made thicker or thinner and then a new figure is generated by performing logical operations between the figures. For example, when generating one figure 16 as shown in Figure 4B, which fills the gap between these figures, from three figures 10, 12 and 14 as shown in Figure 4A, the following editing process is performed. conduct. That is, the figure 10 is enlarged and shifted and converted into a figure 10A indicated by a dashed-dotted line, the figure 12 is enlarged and shifted and converted into a figure 12A indicated by a dashed-dotted line, and the figure 1
4 is enlarged and shifted and converted into a figure 14A indicated by a dotted line to fill the gap between these figures. In the figure, the shaded area indicates an enlarged area. Next, a graphic OR operation is performed on the figures 10A, 128, and 14A to generate one figure containing three figures, and then this figure is reduced to form a figure 16 as shown in FIG. 4B. generate. In the figure, 16a indicates the area between the figures 10, 12 and 14 filled in by such editing processing.
ところが、従来のシフト処理は、x−Y直交座標系にお
いて、X方向とY方向の両方向へ同率で同時に拡大又は
縮小することしかできなかったので、図形10〜14間
が互いに同一間隔の場合には、第4A図に示す図形10
.12及び14から、図形IOと14との間及び図形1
2と14との間のみを埋めた第4C図に示すような凹形
の図形18を生成することができなかった。
本発明の目的は、このような問題点に鑑み、複数の図形
を組み合わせて種々の図形を生成することができるマス
クパターン編集方法を提供することにある。However, in the conventional shift process, it was only possible to simultaneously enlarge or reduce the same ratio in both the X and Y directions in the x-Y orthogonal coordinate system, so when the figures 10 to 14 are at the same interval, is the figure 10 shown in FIG. 4A.
.. 12 and 14, between figures IO and 14 and figure 1
It was not possible to generate a concave figure 18 as shown in FIG. 4C in which only the space between numbers 2 and 14 was filled. SUMMARY OF THE INVENTION In view of these problems, an object of the present invention is to provide a mask pattern editing method that can generate various shapes by combining a plurality of shapes.
本発明に係るマスクパターン編集方法を、実施例図面第
1図を参照して説明する。
このマスクパターン編集方法は、
(50)拡大シフト又は縮小シフトを行なうシフト方向
及びシフト量を設定し、
(52)該シフトを行なう図形を指定し、(54〜60
)指定された該図形について、設定された該シフト方向
へ、設定された該ソフト量だけシフトさせる方法を基礎
としている。
そして、
(50〜60)互いに接近した複数の図形を上記シフト
処理により設定方向に拡大シフトし、(66〜68)シ
フトされた該図形間で図形論理演算を行って新たな図形
を生成し、
(50〜60)新たな該図形に対し上記シフト処理によ
り該設定方向に縮小シフトすることにより、該シフト方
向のみの図形間を接続した図形を生成する。A mask pattern editing method according to the present invention will be explained with reference to FIG. 1 of the embodiment drawings. This mask pattern editing method includes: (50) setting the shift direction and shift amount for enlarging or reducing shifting; (52) specifying the figure to be shifted;
) The method is based on a method of shifting the specified figure by the set soft amount in the set shift direction. (50-60) A plurality of figures that are close to each other are enlarged and shifted in a set direction by the above-mentioned shift processing, (66-68) A new figure is generated by performing a graphic logic operation between the shifted figures; (50-60) A new figure is reduced and shifted in the set direction by the shift process, thereby generating a figure in which figures connected only in the shift direction are connected.
本発明によれば、設定したある一方向のみについてシフ
ト処理することができるので、このシフト処理と図形論
理演算とを組み合わせることにより、互いに接近したあ
る図形間を分離させたまま他の図形間を接続することが
可能となる。
したがって、複数の図形を組み合わせて、従来できなか
った図形を生成することができる。According to the present invention, shift processing can be performed only in one set direction, so by combining this shift processing and graphic logical operations, it is possible to separate certain shapes that are close to each other while separating other shapes. It becomes possible to connect. Therefore, by combining a plurality of figures, it is possible to generate figures that could not be created conventionally.
以下、図面に基づいて本発明の詳細な説明する。
パターン設計用CADのハードウェアは、コンピュータ
と標準的な入出力装置とで構成されており、その説明を
省略する。第1図は、パターン設計用CADのソウフト
ウエアのうち、シフト処理と図形論理演算とを組み合わ
せた図形編集のソフトウェア構成を示す。以下において
は、第2A図に示すように相互間隔が同一の3つの図形
10.12及び14から、図形10と14との間及び図
形12と14との間を埋めた第2C図に示すような図形
22を生成する場合を例にとって、このソフトウェア構
成を説明する。
(50)シフト方向及びシフト量を設定する。
この例では、シフト方向を第2A図に示すY方向とし、
シフト量を例えば80%とする。
(52)シフトしようとする図形を指定する。
例えば、最初に図形10を指定する。
(54)ステップ50で設定されたシフト方向に応じて
分岐し、
(56〜60)ステップ52で指定された図形について
、ステップ50で設定されたシフト量だけ、設定された
X方向、Y方向又はX−Y両方向にシフト処理を行う。
このシフト処理は、図形の重心を移動させずに行なう。
図形10は、このシフト処理により、図形10Bに変換
される。第2A図中、斜線部は拡大部分を示す。
(62,64)最初は、図形論理演算を行わずにステッ
プ50へ戻り、図形12について上記同様にX方向シフ
ト処理を行って、図形12を図形12Bに変換する。
上記同様にして、図形14についてもX方向シフト処理
を行って、図形14を図形14Bに変換する。
(66)次に、図形論理演算を行う図形及び演算の種類
を指定する。この例では、図形10B112B及び14
Bを指定し、図形論理和演算を指定する。
(68)図形論理演算が実行され、第2B図に示すよう
な凹型の図形20が生成される。
次に、ステップ64を通って上記ステップ50へ戻り、
上記同様にしてY方向への縮小シフト処理を行って、第
2C図に示すような図形22を生成する。
このような処理により、第2A図に示す図形10.12
及び14から、従来生成することができなかった第2C
図に示すような図形22を得ることができる。
次に、第3A図及び第3B図を参照して、X方向ヘシフ
トする場合を説明する。第3A図に示すように互いに分
離した図形24.26.28があったときに、図形24
と26との間及び図形24と28との間は分離したまま
で、図形26と28との間を接続した図形を生成する場
合には、次のような編集処理を行う。
すなわち、図形26及び28をX方向へ拡大シフト処理
してそれぞれ図形26A及び28Aに変換する。次に、
図形26Aと28Aとについて図形論理和演算を行い、
1つの図形にする。次に、この図形についてX方向へ縮
小シフト処理を行い、第3B図に示すような図形30を
生成する。
なお、本発明には他にも種々の変形例が含まれる。
例えば、上記実施例ではX方向又はY方向の一方向のみ
についてシフト処理を行う場合を説明したが、本発明は
、X方向とY方向の両方向について異なる倍率でシフト
処理を行うようにしてもよい。また、シフト方向はX方
向又はY方向に限定されず、任意の方向にシフトできる
ようにしてもよい。Hereinafter, the present invention will be described in detail based on the drawings. The hardware of the pattern design CAD consists of a computer and standard input/output devices, and the explanation thereof will be omitted. FIG. 1 shows the software configuration of graphic editing, which is a combination of shift processing and graphic logical operations, of the pattern design CAD software. In the following, from three figures 10, 12 and 14 with the same mutual spacing as shown in Fig. 2A, the space between figures 10 and 14 and between figures 12 and 14 is filled in as shown in Fig. 2C. This software configuration will be explained by taking as an example a case where a graphic 22 is generated. (50) Set the shift direction and shift amount. In this example, the shift direction is the Y direction shown in FIG. 2A,
For example, let the shift amount be 80%. (52) Specify the figure to be shifted. For example, figure 10 is specified first. (54) Branch according to the shift direction set in step 50, (56-60) For the figure specified in step 52, shift amount set in step 50 in the set X direction, Y direction or Shift processing is performed in both the X and Y directions. This shift processing is performed without moving the center of gravity of the figure. Graphic 10 is converted into graphic 10B by this shift process. In FIG. 2A, the shaded area indicates an enlarged area. (62, 64) At first, the process returns to step 50 without performing any graphic logic operations, and performs the same X-direction shift process on the graphic 12 to convert the graphic 12 into a graphic 12B. In the same manner as described above, the graphic 14 is also subjected to the X direction shift process to convert the graphic 14 into a graphic 14B. (66) Next, specify the graphic to perform the graphical logic operation and the type of operation. In this example, shapes 10B, 112B and 14
Specify B and specify the graphical OR operation. (68) A graphical logical operation is performed, and a concave graphic 20 as shown in FIG. 2B is generated. Next, return to step 50 through step 64,
Similarly to the above, reduction and shift processing in the Y direction is performed to generate a figure 22 as shown in FIG. 2C. Through such processing, the figure 10.12 shown in FIG. 2A is created.
and 14, the second C, which could not be generated conventionally.
A figure 22 as shown in the figure can be obtained. Next, the case of shifting in the X direction will be described with reference to FIGS. 3A and 3B. As shown in FIG. 3A, when there are figures 24, 26, and 28 separated from each other,
In order to generate a figure in which figures 26 and 28 are connected, while 26 and 26 and figures 24 and 28 remain separated, the following editing process is performed. That is, the figures 26 and 28 are enlarged and shifted in the X direction and converted into figures 26A and 28A, respectively. next,
Performing a graphic OR operation on figures 26A and 28A,
Make it into one shape. Next, this figure is subjected to reduction and shift processing in the X direction to generate a figure 30 as shown in FIG. 3B. Note that the present invention includes various other modifications. For example, in the above embodiment, a case has been described in which the shift process is performed only in one direction of the X direction or the Y direction, but the present invention may also be configured to perform the shift process at different magnifications in both the X direction and the Y direction. . Further, the shift direction is not limited to the X direction or the Y direction, and may be shifted in any direction.
以上説明した如く、本発明に係るマスクパターン編集方
法では、設定したある一方向のみについてシフト処理す
ることができるので、このシフト処理と図形論理演算と
を組み合わせることにより、互いに接近したある図形間
を分離させたまま他の図形間を接続することが可能とな
り、複数の図形を組み合わせて、従来できなかった図形
を生成することができるという効果を奏する。As explained above, in the mask pattern editing method according to the present invention, shift processing can be performed only in one set direction, so by combining this shift processing and graphic logical operation, it is possible to perform shift processing between certain figures that are close to each other. It is possible to connect other figures while keeping them separated, and it is possible to combine a plurality of figures to create a figure that could not be created in the past.
第1図乃至第3B図は本発明に係るマスクパターン編集
方法の実施例に係り、
第1図はシフト処理と図形論理演算を組み合わせた図形
編集のソフトウェア構成を示すフローチャート、
第2A図乃至第2C図は図形をY方向へシフト処理して
新たな図形を生成する場合を示す図、第3A図及び第3
BYllJは図形をX方向にシフト処理して新たな図形
を生成する場合を示す図である。
第4A図乃至第4C図は従来例に係り、シフト処理して
新たな図形を生成する場合を示す図である。
図中、10〜30は図形
1o〜22・図形1 to 3B relate to an embodiment of the mask pattern editing method according to the present invention; FIG. 1 is a flowchart showing the software configuration of graphic editing that combines shift processing and graphic logic operations; FIGS. 2A to 2C The figure shows the case where a new figure is generated by shifting the figure in the Y direction, Figure 3A and Figure 3.
BYllJ is a diagram showing a case where a new graphic is generated by shifting the graphic in the X direction. FIGS. 4A to 4C are diagrams showing a conventional example in which a new figure is generated by performing a shift process. In the figure, 10 to 30 are figures 1o to 22 and figures
Claims (1)
びシフト量を設定し(50)、該シフトを行なう図形を
指定し(52)、指定された該図形について、設定され
た該シフト方向へ、設定された該シフト量だけシフトさ
せる(54〜60)ことを特徴とするマスクパターン編
集方法。 2)、互いに接近した複数の図形を請求項1の処理によ
り設定方向に拡大シフトし(50〜60)、シフトされ
た該図形間で図形論理演算を行って新たな図形を生成し
(66、68)、新たな該図形に対し請求項1の処理に
より該設定方向に縮小シフトすることにより(50〜6
0)、該シフト方向のみの図形間を接続した図形を生成
することを特徴とするマスクパターン編集方法。[Claims] 1) Set the shift direction and shift amount for the enlargement shift or reduction shift (50), specify the figure to be shifted (52), and perform the set shift for the specified figure. A mask pattern editing method characterized by shifting in the shift direction by the set shift amount (54 to 60). 2) A plurality of figures that are close to each other are enlarged and shifted in a set direction by the process of claim 1 (50 to 60), and a graphic logical operation is performed between the shifted figures to generate a new figure (66, 68), by reducing and shifting the new figure in the setting direction by the process of claim 1 (50 to 6
0), a mask pattern editing method characterized by generating a figure that connects figures only in the shift direction.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2267981A JPH04145585A (en) | 1990-10-05 | 1990-10-05 | Mask pattern editing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2267981A JPH04145585A (en) | 1990-10-05 | 1990-10-05 | Mask pattern editing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04145585A true JPH04145585A (en) | 1992-05-19 |
Family
ID=17452255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2267981A Pending JPH04145585A (en) | 1990-10-05 | 1990-10-05 | Mask pattern editing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04145585A (en) |
-
1990
- 1990-10-05 JP JP2267981A patent/JPH04145585A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04124855A (en) | Semiconductor integrated circuit device and method of designing layout thereof and layout designing apparatus | |
| JP3244270B2 (en) | Method of merging two or more integrated circuits into one integrated circuit | |
| US5315534A (en) | Computer process for interconnecting logic circuits utilizing softwire statements | |
| JPH04145585A (en) | Mask pattern editing method | |
| JP3012437B2 (en) | Automatic placement method | |
| JP3702475B2 (en) | Automatic circuit generator | |
| JPH10134092A (en) | Circuit input method of semiconductor circuit | |
| JPS63137451A (en) | Cad system | |
| JPS6255691B2 (en) | ||
| JPS63234358A (en) | Processor for logic circuit diagram | |
| JPH096826A (en) | Design method of semiconductor integrated circuit | |
| JPH03131976A (en) | Logic circuit manufacturing method | |
| JPH06216249A (en) | IC chip automatic layout design system | |
| JP2531162B2 (en) | Bitblock transfer method | |
| JPH0696149A (en) | CAD device for electric circuit design | |
| JPH02134919A (en) | Manufacturing method of clock distribution circuit | |
| JPH0512381A (en) | Semiconductor integrated circuit designing device | |
| JP2003005348A (en) | Data conversion method and data conversion device for layout design data | |
| JPH0944535A (en) | Layout editing method | |
| JPH023258A (en) | Manufacture of semiconductor device | |
| PHAM et al. | A CMOS cell compiler for a bit-mapping CAD system | |
| JPH0696160A (en) | Printed circuit board area setting method | |
| JPH06332966A (en) | Printed board cad system | |
| JPH03156958A (en) | Mask pattern generation system | |
| JPH0981625A (en) | Symbolic layout system |