JPH04145672A

JPH04145672A - 超電導素子および作製方法

Info

Publication number: JPH04145672A
Application number: JP2270070A
Authority: JP
Inventors: Takao Nakamura; 孝夫中村; Hiroshi Inada; 博史稲田; Michitomo Iiyama; 飯山　道朝
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 1990-10-08
Filing date: 1990-10-08
Publication date: 1992-05-19
Anticipated expiration: 2012-08-20
Also published as: JP2641975B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、超電導素子およびその作製方法に関する。よ
り詳細には、新規な構成の超電導素子およびその作製方
法に関する。

従来の技術超電導を使用した代表的な素子に、ジョセフソン素子が
ある。ジョセフソン素子は、一対の超電導体をトンネル
障壁を介して結合した構成でありぐ高速スイッチング動
作が可能である。しかしながら、ジョセフソン素子は２
端子の素子であり、論理回路を実現するためには複雑な
回路構成になってしまう。

一方、超電導を利用した３端子素子としては、超電導ベ
ーストランジスタ、超電導ＦＥＴ等がある。第３図に、
超電導ベーストランジスタの概念図を示す。第３図の超
電導ベーストランジスタは、超電導体または常電導体で
構成されたエミッタ２１、絶縁体で構成されたトンネル
障壁２２、超電導体で構成されたベース２３、半導体ア
イソレータ２４および常電導体で構成されたコレクタ２
５を積層した構成になっている。この超電導ベーストラ
ンジスタは、トンネル障壁２２を通過した高速電子を利
用した低電力消費、高速動作の素子である。

第４図に、超電導ＦＥＴの概念図を示す。第４図の超電
導ＦＥＴは、超電導体で構成されている超電導ソース電
極４１および超電導ドレイン電極４２が、半導体層４３
上に互いに近接して配置されている。超電導ソース電極
４１および超電導ドレイン電極４２の間の部分の半導体
層４３は、下側が大きく削られ厚さが薄くなっている。

また、半導体層４３の下側表面にはゲート絶縁膜４６が
形成され、ゲート絶縁膜４６上にゲート電極４４が設け
、られている。

超電導ＦＥＴは、超電導近接効果で超電導ソース電極４
１および超電導ドレイン電極４２間の半導体層４３を流
れる超電導電流を、ゲート電圧で制御する低電力消費、
高速動作の素子である。

さらに、ソース電極、ドレイン電極間に超電導体でチャ
ネルを形成し、この超電導チャネルを流れる電流をゲー
ト電極に印加する電圧で制御する３端子の超電導素子も
発表されている。

発明が解決しようとする課題上記の超電導ベーストランジスタおよび超電導ＦＥＴは
、いずれも半導体層と超電導体層とが積層された部分を
有する。ところが、近年研究が進んでいる酸化物超電導
体を使用して、半導体層と超電導体層との積層構造を作
製することは困難である。また、この構造が作製できて
も半導体層と超電導体層の間の界面の制御が難しく、素
子として満足な動作をしなかった。

また、超電導ＦＥＴは、超電導近接効果を利用するため
、超電導ソース電極４１および超電導ドレイン電極４２
を、それぞれを構成する超電導体のコヒーレンス長の数
倍程度以内に近接させて作製しなければならない。特に
酸化物超電導体は、コヒーレンス長が短いので、酸化物
超電導体を使用した場合には、超電導ソース電極４１お
よび超電導ドレイン電極４２間の距離は、数ＩＱｎｍ以
下にしなければならない。このような微細加工は非常に
困難であり、従来は酸化物超電導体を使用した超電導Ｆ
ＥＴを再現性よく作製できなかった。

さらに、従来の超電導チャネルを有する超電導素子は、
変調動作は確認されたが、キャリア密度が高いため、完
全なオン／オフ動作ができなかった。酸化物超電導体は
、キャリア密度が低いので、超電導チャネルに使用する
ことにより、完全なオン／オフ動作を行う上記の素子の
実現の可能性が期待されている。しかしながら、超電導
チャネルは５ｎｍ以下の厚さにしなければならず、その
ような構成の実現することは困難であった。

そこで本発明の目的は、上記従来技術の問題点を解決し
た、新規な構成の超電導素子およびその作製方法を提供
することにある。

課題を解決するための手段本発明に従うと、基板上に成膜された酸化物超電導薄膜
に形成された超電導チャネルと、該超電導チャネルの両
端近傍に配置されて該超電導チャネルに電流を流すソー
ス電極およびドレイン電極と、前記超電導チャネル上に
配置されて該超電導チャネルに流れる電流を制御するゲ
ート電極を具備する超電導素子において、前記基板が突
出部を有し、前記酸化物超電導薄膜がＣ軸配向の酸化物
超電導体結晶で構成され、且つ前記突出部上の部分が薄
くされており、前記酸化物超電導薄膜の前記薄い部分が
、前記超電導チャネルであり、前記ソース電極および前
記ドレイン電極がａ軸配向の酸化物超電導体結晶で構成
されていることを特徴とする超電導素子が提供される。

また、本発明では、上記の超電導素子を作製する方法と
して、突出部が形成された絶縁体基板上または突出部が
形成され、且つ絶縁膜を表面に有する半導体基板上に、
前記突出部上の厚さが５ｎｍ以下のＣ軸配向の酸化物超
電導薄膜を形成し、該Ｃ軸配向の酸化物超電導薄膜の前
記突出部上の両側の部分をｌＱｎｍ以上エツチングし、
該エツチング部上にＣ軸配向の酸化物薄膜を形成する工
程を含むことを特徴とする超電導素子の作製方法が提供
される。

作用本発明の超電導素子は、Ｃ軸配向の酸化物超電導薄膜に
よる超電導チャネルと、超電導チャネルの両側に配置さ
れたＣ軸配向の酸化物超電導薄膜による超電導ソース電
極および超電導ドレイン電極と、超電導チャネルを流れ
る電流を制御するゲート電極とを具備する。

従来の超電導ＦＥＴが、超電導近接効果を利用して半導
体中に超電導電流を流すのに対し、本発明の超電導素子
では、主電流は超電導体中を流れる。従って、従来の超
電導ＦＥＴを作製するときに必要な微細加工技術の制限
が緩和される。

超電導チャネルは、ゲート電極に印加された電圧で開閉
させるために、ゲート電極により発生される電界の方向
で、厚さが５ｎｍ以下でなければならない。本発明の超
電導素子では、突出部を設けた基板上に形成されたＣ軸
配向の酸化物超電導薄膜の、基板の突出部により薄くな
った部分を超電導チャネルとする。

突出部を設けた基板上に単に酸化物超電導薄膜を成長さ
せただけでは、突出部上にも同じ厚さの薄膜が形成され
るので、本発明の方法では薄膜を形成後薄膜表面を平坦
にし、薄膜の基板突出部上の部分を薄くする。

酸化物超電導体は、一般に結晶方向により超電導特性が
異なり、特に臨界電流密度は結晶のＣ軸に垂直な方向が
大きい。この結果、従来のソース電極、ドレイン電極の
構造では、極薄の超電導チャネルに均一に電流を流すこ
とは難しい。本発明の超電導素子では、超電導ソース電
極および超電導ドレイン電極はＣ軸配向の酸化物超電導
薄膜を使用しているので、主電流が基板に垂直な方向に
流れ、超電導チャネルはＣ軸配向の酸化物超電導薄膜を
使用しているので、基板に平行な方向に流れる。即ち、
本発明の超電導素子は、超電導ソース電極、超電導ドレ
イン電極および超電導チャネルのいずれもが酸化物超電
導体の臨界電流密度の大きい方向に主電流が流れるよう
に構成されている。

本発明の方法では、超電導チャネルのＣ軸配向の酸化物
超電導薄膜を成膜するのに、基板温度を約７００℃とす
る。また、ソース電極およびドレイン電極のＣ軸配向の
酸化物超電導薄膜は、成膜時の基板温度を約６５０℃以
下として成膜する。どちらの場合も成膜法としては、ス
パッタリング法、ＭＢＥ　（分子ビームエピタキシ）法
、真空蒸着法等が使用できる。

本発明の超電導素子において、絶縁体基板には、ＭｇＯ
１ＳｒＴｉ０３等の酸化物単結晶基板が使用可能である
。これらの基板上には、配向性の高い酸化物超電導体結
晶からなる酸化物超電導薄膜を成長させることが可能で
あるので好ましい。また、表面に絶縁層を有する半導体
基板を使用することもできる。

本発明の超電導素子には、Ｙ−Ｂａ−Ｃｕ−０系酸化物
超電導体、Ｂｉ　−３ｒ　−Ｃａ−Ｃｕ−○系酸化物超
電導体、ＴＩ　−Ｂａ　−Ｃａ−Ｃｕ　−０系酸化物超
電導体等任意の酸化物超電導体を使用することができる
。

以下、本発明を実施例により、さらに詳しく説明するが
、以下の開示は本発明の単なる実施例に過ぎず、本発明
の技術的範囲をなんら制限するものではない。

実施例第１図に、本発明の超電導素子の断面図を示す。

第１図の超電導素子は、突出部５０を有する基板５上に
形成された超電導層１を有する。超電導層１は、Ｃ軸配
向の酸化物超電導薄膜で構成され、超電導層１の基板５
の突出部５０の上の部分は、厚さ５ｎ＋ｙ＋以下になっ
ており超電導チャネル１０になっている。また、超電導
層１の超電導チャネル１０の両側は、ｌＱｎｍ程度低く
なっており、Ｃ軸配向の酸化物超電導薄膜で構成された
ソース電極２およびドレイン電極３が配置されている。

さらに、超電導チャネル１０の上には絶縁膜６を介して
ゲート電極４が配置されている。

第２図を参照して、本発明の超電導素子を本発明の方法
で作製する手順を説明する。まず、第２図（ａ）に示す
ような基板５に突出部を形成する。基板５としては、Ｍ
ｇ０（１００）基板、５ｒＴｉ０３（１００）基板等の
絶縁体基板、または表面に絶縁膜を有する５ｉ（１００
）等の半導体基板が好ましい。ただし、半導体基板を使
用する場合には、後述するよう突出部を形成後、表面に
絶縁膜を形成する。

次に、第２図ら）に示すよう、基板５の一部をフォトレ
ジスト８で被覆し、Ａｒイオンエツチング等のドライエ
ツチング法で表面を削り、突出部５０を形成する。

半導体基板を使用する場合は、結晶方向も重要であり、
上述のように手順も多少異なる。例えば、５ｉ（１００
）基板を使用する場合、５ｉ（１００）面に対し、ゲー
ト長手方向、即ち、チャネルの電流の流れる方向に向か
って垂直方向が（１１０）面になるようフォトレジスト
８を形成する。このＳｉ基板をＫＯＨまたはＡＰＷ等の
エツチング液を使用してエツチングし、突出部５０を形
成する。この基板の表面に、例えばＣＶＤ法でＭｇＡｌ
２Ｏ４層およびスパッタリング法でＢａＴ　ｉ　０３層
を連続して積層する。

次に、第２図（Ｃ）に示すよう加工した基板５上にＣ軸
配向の酸化物超電導薄膜をオファクシススバッタリング
法、反応性蒸着法、ＭＢＥ法、ＣＶＤ法等の方法で成膜
し、超電導層１を形成する。酸化物超電導体としては、
Ｙ−Ｂａ−Ｃｕ−０系酸化物超電導体、Ｂｉ　−３ｒ　
−Ｃａ　−Ｃｕ　−０系酸化物超電導体、Ｔｌ　−Ｂａ
　−Ｃａ　−Ｃｕ　−０系酸化物超電導体が好ましい。

オファクシススバッタリング法でＹ１Ｂａ２Ｃｕ３０ｉ
−ｘＣ軸配向の酸化物超電導薄膜を成膜する場合のスパ
ッタリング条件を以下に示す。

スパッタリングガス　　　Ａｒ　　：９０％０２　：１
０％圧　　　　力　　　　　　　　　１０　　Ｐａ基板温度
　　７００℃ 超電導層１の突出部５０上の部分の厚さが５層ｍ以下に
なるよう、超電導層１を形成する。次いで第２図（６）
に示すよう、超電導層１上に絶縁膜１６を形成する。絶
縁膜１６はＭｇＯが好ましいが、他にも酸化物超電導薄
膜との界面で大きな準位を作らない絶縁体を用いること
が好ましい。次いで第２図（ｅ）に示すよう、絶縁膜１
６上に常電導体膜１７を成膜する。常電導体膜１７には
、ＡｕまたはＴｉ５Ｗ等の高融点金属、これらのシリサ
イドを用いることが好ましい。界面準位の抑制、汚染の
防止および機械的応力の減少等の観点から、上舵の絶縁
膜１６および常電導体膜１７は超電導層１に連続して形
成することが望ましい。

次いで、耐熱マスク膜９でゲート電極パターンを形成し
、反応性イオンエツチングまたはＡｒイオンミリング等
で第２図（ｆ）に示すようゲート電極４および絶縁層６
を形成する。耐熱マスク膜９には、例えばＭｏ等の高融
点金属が使用でき、真空蒸着法等で形成することが可能
である。必要に応じ、サイドエッチを促進し、ゲート電
極４および絶縁層６の長さを短くする。ゲート電極４お
よび絶縁層６を形成したら、第２図（区に示すよう、超
電導層１の超電導チャネル１０両側の部分１２．１３を
エツチングしてｌＱｎｍ以上低くする。

第２図（社）に示すよう、超電導層１と同じ酸化物超電
導体のＣ軸配向の薄膜でソース電極２およびドレイン電
極３を形成する。ソース電極２およびドレイン電極３は
、約２００　ｎｍの厚さに形成する。

成膜方法は、オファクシススバッタリング法、反応性蒸
着法、ＭＢＥ法、ＣＶＤ法等任意の方法が選択できる。

オファクシススバッタリング法でＹ　１Ｂａ２Ｃｕ３０
７−Ｘ　Ｃ軸配向の酸化物超電導薄膜を成膜する場合の
スパッタリング条件を以下に示す。

スパッタリンクカス　　　Ａｒ　　：９０％０２：１０
％圧　　　　力　　　　　　　　　　１０　　Ｐａ基板温
度　　６４０℃ 同時に耐熱マスク膜９上にもａ軸配向の酸化物超電導薄
膜１９が堆積するが、耐熱マスク膜９としてＭｏを使用
すれば成膜中に昇華して、第２図（ｉ）に示すように本
発明の超電導素子が完成する。また、耐熱マスク膜９に
耐熱レジストでなく絶縁膜を使用してゲート電極４上に
残したままでもよい。

本発明の超電導素子を本発明の方法で作製すると、超電
導チャネルに一様に電流を流すことができ、超電導ＦＥ
Ｔの特性を向上させることが可能である。また、超電導
ＦＥＴを作製する場合に要求される微細加工技術の制限
が緩和される。さらに、表面が平坦にできるので、後に
必要に応じ配線を形成することが容易になる。従って、
作製が容易であり、素子の性能も安定しており、再現性
もよい。

発明の詳細な説明したように、本発明の超電導素子は、超電導チャ
ネル中を流れる超電導電流をゲート電圧で制御する構成
となっている。従って、従来の超電導ＦＥＴのように、
超電導近接効果を利用していないので微細加工技術の制
限が緩和される。

また、超電導体と半導体を積層する必要もないので、酸
化物超電導体を使用して高性能な素子が作製できる。

本発明により、超電導技術の電子デバイスへの応用がさ
らに促進される。

【図面の簡単な説明】

第１図は、本発明の超電導素子の概略図であり、第２図
は、本発明の方法により本発明の超電導素子を作製する
場合の工程を示す概略図であり、第３図は、超電導ベー
ストランジスタの概略図であり、第４図は、超電導ＦＥＴの概略図である。〔主な参照番号〕１・・・超電導層、　　２・・・３・・・超電導ドレイン電極、４・・・超電導ゲート電極、ソース電極、・基板

Claims

【特許請求の範囲】

（１）基板上に成膜された酸化物超電導薄膜に形成され
た超電導チャネルと、該超電導チャネルの両端近傍に配
置されて該超電導チャネルに電流を流すソース電極およ
びドレイン電極と、前記超電導チャネル上に配置されて
該超電導チャネルに流れる電流を制御するゲート電極を
具備する超電導素子において、前記基板が突出部を有し
、前記酸化物超電導薄膜がｃ軸配向の酸化物超電導体結
晶で構成され、且つ前記突出部上の部分が薄くされてお
り、前記酸化物超電導薄膜の前記薄い部分が、前記超電
導チャネルであり、前記ソース電極および前記ドレイン
電極がａ軸配向の酸化物超電導体結晶で構成されている
ことを特徴とする超電導素子。
（２）請求項１に記載の超電導素子を作製する方法にお
いて、突出部が形成された絶縁体基板上または突出部が
形成され、且つ絶縁膜を表面に有する半導体基板上に、
前記突出部上の厚さが５ｎｍ以下のｃ軸配向の酸化物超
電導薄膜を形成し、該ｃ軸配向の酸化物超電導薄膜の前
記突出部上の両側の部分を１０ｎｍ以上エッチングし、
該エッチング部上にａ軸配向の酸化物薄膜を形成する工
程を含むことを特徴とする超電導素子の作製方法。