JPH04145712A - 分布型増幅器 - Google Patents
分布型増幅器Info
- Publication number
- JPH04145712A JPH04145712A JP27026690A JP27026690A JPH04145712A JP H04145712 A JPH04145712 A JP H04145712A JP 27026690 A JP27026690 A JP 27026690A JP 27026690 A JP27026690 A JP 27026690A JP H04145712 A JPH04145712 A JP H04145712A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- impedance
- line
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 35
- 239000002131 composite material Substances 0.000 claims description 21
- 230000001934 delay Effects 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 abstract description 4
- 230000000644 propagated effect Effects 0.000 abstract description 2
- 230000001360 synchronised effect Effects 0.000 abstract description 2
- 230000003321 amplification Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、マイクロ波帯等における高周波増幅用の分布
型増幅器、特にその高出力化を図るための構成に関する
ものである。
型増幅器、特にその高出力化を図るための構成に関する
ものである。
（従来の技術）
従来、このような分野の技術としては、例えば以下の文
献１．２に記載されるようなものがあった。
献１．２に記載されるようなものがあった。
文献Ｉ Ｙｕｊｉ Ｏｄａ ｅｔ ａＮ、ＩＩ
Ｋａ−Ｂａｎｄ ＩＷａｔｔ Ｐｏｗｅｒ Ｇａ
ＡｓＡＩＭＩｃｓ （１９８８）ＭＴＴ−３Ｄｉｇｅ
ｓｔ ｐ、４１３ 文献２ Ｊｏｓｅｐｈ Ｍｕｎ ｅｄ、 “Ｇ
５Ａｓ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ
（１９８８）ＭａｃＭｉｌｌａｎ Ｐｕｂｌｉｓｈｉ
ｎ、ｇ Ｃｏ、 ｐ２７２ 上記文献１に記載された増幅器は、２０〜３゜ＧＨｚ帯
のマイクロ波領域において高出力を得る化合物半導体Ｆ
ＥＴ（Ｆｉｅｌｄ ＥｆｆｅｃｔＴｒａｎｓ ｉ ５
ｔｏｒ）を用いて構成されたものであり、ゲート幅の広
いＦＥＴを集中させて配置し、その入出力側を５０Ωラ
インに整合するようにマツチングがとられている。
Ｋａ−Ｂａｎｄ ＩＷａｔｔ Ｐｏｗｅｒ Ｇａ
ＡｓＡＩＭＩｃｓ （１９８８）ＭＴＴ−３Ｄｉｇｅ
ｓｔ ｐ、４１３ 文献２ Ｊｏｓｅｐｈ Ｍｕｎ ｅｄ、 “Ｇ
５Ａｓ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ
（１９８８）ＭａｃＭｉｌｌａｎ Ｐｕｂｌｉｓｈｉ
ｎ、ｇ Ｃｏ、 ｐ２７２ 上記文献１に記載された増幅器は、２０〜３゜ＧＨｚ帯
のマイクロ波領域において高出力を得る化合物半導体Ｆ
ＥＴ（Ｆｉｅｌｄ ＥｆｆｅｃｔＴｒａｎｓ ｉ ５
ｔｏｒ）を用いて構成されたものであり、ゲート幅の広
いＦＥＴを集中させて配置し、その入出力側を５０Ωラ
インに整合するようにマツチングがとられている。
このような増幅器は、一般的なものであるが、ＦＥＴの
形状が入出力を結ぶ線に対してどうしても横へ広がって
しまうために位相の同期をとることが難しく、またマツ
チング回路に多大の面積を要してしまう。さらにこの増
幅器では、ＦＥＴが集中しているために放熱の点で不利
であり、またソースを基板裏面に接続する際のパイヤホ
ールのための面積余地が少なく、ルールの厳しいバイヤ
ホールが必要となるなどの欠点があった。
形状が入出力を結ぶ線に対してどうしても横へ広がって
しまうために位相の同期をとることが難しく、またマツ
チング回路に多大の面積を要してしまう。さらにこの増
幅器では、ＦＥＴが集中しているために放熱の点で不利
であり、またソースを基板裏面に接続する際のパイヤホ
ールのための面積余地が少なく、ルールの厳しいバイヤ
ホールが必要となるなどの欠点があった。
このような問題をほぼ解決し、マイクロ波帯の増幅に適
した増幅器として、例えば上記文献２に記載された分布
型増幅器が提案されている。
した増幅器として、例えば上記文献２に記載された分布
型増幅器が提案されている。
この分布型増幅器は、入力用及び出力用の伝送線路間に
多数の増幅用ＦＥＴを分散して並べて配置しその各ＦＥ
Ｔの増幅出力の位相同期をとって出力する構成を有する
と共に、伝送線路及びＦＥＴ等の構成によって、増幅器
内部の合成線路特性インピーダンスと外部インピータン
ス例えば入出カライン５０Ωとの整合をとるようにして
いる。
多数の増幅用ＦＥＴを分散して並べて配置しその各ＦＥ
Ｔの増幅出力の位相同期をとって出力する構成を有する
と共に、伝送線路及びＦＥＴ等の構成によって、増幅器
内部の合成線路特性インピーダンスと外部インピータン
ス例えば入出カライン５０Ωとの整合をとるようにして
いる。
この増幅器では、多数のＦＥＴの位相同期をとっている
ために帯域幅を広くできて超広帯域特性が得られ、また
ＦＥＴが分散して配置されているために放熱の点でも有
利であり、さらにはパイヤホールのルールも緩くなると
いう利点が得られる。
ために帯域幅を広くできて超広帯域特性が得られ、また
ＦＥＴが分散して配置されているために放熱の点でも有
利であり、さらにはパイヤホールのルールも緩くなると
いう利点が得られる。
（発明が解決しようする課題）
しかしながら、上記構成の分布型増幅器では、次のよう
な課題があった。
な課題があった。
従来の分布型増幅器では、入出力５０Ω整合を増幅器内
部でとり広帯域特性という特徴を重んじているため、入
力側の伝送線路単位長さ当たりに付加できるＦＥＴのゲ
ート幅がある程度以下に制約される。これは、以下のよ
うな理由による。例えば入力側の合成線路特性インピー
ダンスを５０Ωに設定する場合、入力側伝送線路の特性
インピーダンスを高くすることが考えられるが、その特
性インピーダンスを高めるにも限界があるので、ＦＥＴ
のゲート幅を限定することにより入力側の合ＦＩｉ線路
特性インピーダンスをかせがなければならす、ＦＥＴの
ゲート幅をある程度以上には広くできない。従って、従
来の分布型増幅器では、ＦＥＴの全ゲート幅を十分に増
加させることができず、高出力を得ることが困難であっ
た。
部でとり広帯域特性という特徴を重んじているため、入
力側の伝送線路単位長さ当たりに付加できるＦＥＴのゲ
ート幅がある程度以下に制約される。これは、以下のよ
うな理由による。例えば入力側の合成線路特性インピー
ダンスを５０Ωに設定する場合、入力側伝送線路の特性
インピーダンスを高くすることが考えられるが、その特
性インピーダンスを高めるにも限界があるので、ＦＥＴ
のゲート幅を限定することにより入力側の合ＦＩｉ線路
特性インピーダンスをかせがなければならす、ＦＥＴの
ゲート幅をある程度以上には広くできない。従って、従
来の分布型増幅器では、ＦＥＴの全ゲート幅を十分に増
加させることができず、高出力を得ることが困難であっ
た。
そこで、例えばＦＥＴの全ゲート幅を増加させるために
、伝送線路長を長くすることが考えられる。ところが、
この場合には伝送線路による信号の損失が増加し、結果
として出力の増加につながらず、高出力が得られない。
、伝送線路長を長くすることが考えられる。ところが、
この場合には伝送線路による信号の損失が増加し、結果
として出力の増加につながらず、高出力が得られない。
本発明は、前記従来技術が持っていた課題として、超広
帯域特性を重んじているために高出力が得られない点に
ついて解決した分布型増幅器を提供するものである。
帯域特性を重んじているために高出力が得られない点に
ついて解決した分布型増幅器を提供するものである。
（課題を解決するための手段）
本発明は、前記課題を解決するために、入力信号を遅延
させながら伝搬する入力側伝送線路と、前記入力信号を
順次入力して増幅信号をそれぞれ出力する複数のＦＥＴ
と、前記複数のＦＥＴから出力される増幅信号を順次遅
延させて位相の同期をとりつつ出力側へ伝搬していく出
力側伝送線路とを、備え、外部インピータンスと整合の
とれた合成線路特性インピーダンスを有する分布型増幅
器において、以下のような手段を講じたものである。
させながら伝搬する入力側伝送線路と、前記入力信号を
順次入力して増幅信号をそれぞれ出力する複数のＦＥＴ
と、前記複数のＦＥＴから出力される増幅信号を順次遅
延させて位相の同期をとりつつ出力側へ伝搬していく出
力側伝送線路とを、備え、外部インピータンスと整合の
とれた合成線路特性インピーダンスを有する分布型増幅
器において、以下のような手段を講じたものである。
即ち、前記分布型増幅器において、前記ＦＥＴのゲート
幅に基づき入力側及び出力側の合成＃ｉ！路特性インピ
ーダンスを前記外部インピーダンスよりも低く設定し、
かつ、前記入力側の合成線路特性インピーダンス及び外
部インピーダンスの整合をとる入力側インピーダンス整
合回路と、前記出力側の合成線路特性インピーダンス及
び外部インピーダンスの整合をとる出力ｊ則インピーダ
ンス整合回路とを、設けたものである。
幅に基づき入力側及び出力側の合成＃ｉ！路特性インピ
ーダンスを前記外部インピーダンスよりも低く設定し、
かつ、前記入力側の合成線路特性インピーダンス及び外
部インピーダンスの整合をとる入力側インピーダンス整
合回路と、前記出力側の合成線路特性インピーダンス及
び外部インピーダンスの整合をとる出力ｊ則インピーダ
ンス整合回路とを、設けたものである。
（作用）
本発明によれば、以上のように分布型増幅器を構成した
ので、入力側及び出力側の合成線路特性インピーダンス
は、ＦＥＴのゲート幅等の設定により、該増幅器の利得
、効率、及び帯域幅等の最適化を考慮した上で、所望の
高出力が得られるように外部インピーダンスよりも低イ
ンピーダンスに設定される。これにより、単位伝送線路
当たりに付加できるＦＥＴのゲート幅を増加させること
ができる。
ので、入力側及び出力側の合成線路特性インピーダンス
は、ＦＥＴのゲート幅等の設定により、該増幅器の利得
、効率、及び帯域幅等の最適化を考慮した上で、所望の
高出力が得られるように外部インピーダンスよりも低イ
ンピーダンスに設定される。これにより、単位伝送線路
当たりに付加できるＦＥＴのゲート幅を増加させること
ができる。
また、前記入力側及び出力側インピーダンス整合回路は
、それぞれ、入力１則及び出力側の合成線路特性インピ
ーダンスと外部インピーダンスとの整合をとるように働
く。
、それぞれ、入力１則及び出力側の合成線路特性インピ
ーダンスと外部インピーダンスとの整合をとるように働
く。
従って、前記課題を解決できるのである。
（実施例）
第１図は、本発明の実施例を示す分布型増幅器の構成図
である。
である。
この分布型増幅器は、例えば外部入力ライン側から入力
されるマイクロ波帯の入力信号Ｓｉｎを増幅して出力信
号５ｏｕｔを外部出力ライン（則へ出力するものであり
、外部入力ライン側に接続される入力１則インピーダン
・ス整合回路１０を有している。
されるマイクロ波帯の入力信号Ｓｉｎを増幅して出力信
号５ｏｕｔを外部出力ライン（則へ出力するものであり
、外部入力ライン側に接続される入力１則インピーダン
・ス整合回路１０を有している。
入力側インピーダンス整合回路１０は、外部入力ライン
（則の外部インピーダンス、例えば５０Ωと増幅器の入
力側の合成線路特性インピーダンスとの整合をとり、外
部入力ライン側からの入力信号Ｓｉｎを反射させること
なく出力する回路であり、例えばマツチング用線路２５
Ω、９００μｍで構成されている。この入力側インピー
ダンス整合回路１０には、入力側伝送線路２０が接続さ
れている。
（則の外部インピーダンス、例えば５０Ωと増幅器の入
力側の合成線路特性インピーダンスとの整合をとり、外
部入力ライン側からの入力信号Ｓｉｎを反射させること
なく出力する回路であり、例えばマツチング用線路２５
Ω、９００μｍで構成されている。この入力側インピー
ダンス整合回路１０には、入力側伝送線路２０が接続さ
れている。
入力側伝送線路２０は、入力側インピーダンス整合回路
１０を介して入力される入力信号Ｓｉｎを所定区間毎に
一定の遅延時間遅延させながら伝搬する線路であって、
例えば特性インピーダンス３５Ω、長さ８０μｍのライ
ン２１−１〜２１−ｎと、例えば８Ωの入力側終端抵抗
２２を用いて構成されており、複数のＦＥＴ３０−１〜
３０ ｎに接続されている。
１０を介して入力される入力信号Ｓｉｎを所定区間毎に
一定の遅延時間遅延させながら伝搬する線路であって、
例えば特性インピーダンス３５Ω、長さ８０μｍのライ
ン２１−１〜２１−ｎと、例えば８Ωの入力側終端抵抗
２２を用いて構成されており、複数のＦＥＴ３０−１〜
３０ ｎに接続されている。
Ｆ ＥＴ ３０．−１〜３０− ｎは、入力側伝送線路
２０を伝搬する入力信号Ｓ団を一定の遅延時間ずつ遅れ
てそれぞれ順次入力しそれぞれ増、幅信号Ｓ［１〜Ｓｆ
ｎを出力する増幅素子であって、それぞれゲート幅が例
えばＬ２０ＪＪ、ｍに設定されており、各ゲートが入力
側伝送線路２０に、ソースが接地電位にそれぞれ接続さ
れると共に、ｌ−レインか出力側伝送線路４０に接続さ
れている。
２０を伝搬する入力信号Ｓ団を一定の遅延時間ずつ遅れ
てそれぞれ順次入力しそれぞれ増、幅信号Ｓ［１〜Ｓｆ
ｎを出力する増幅素子であって、それぞれゲート幅が例
えばＬ２０ＪＪ、ｍに設定されており、各ゲートが入力
側伝送線路２０に、ソースが接地電位にそれぞれ接続さ
れると共に、ｌ−レインか出力側伝送線路４０に接続さ
れている。
出力側伝送線路４０は、各増幅信号Ｓｆ１〜Ｓｆｎを遅
延させて位相の同期をとりつつ出力側へ伝搬する線路で
あり、例えば特性インピーダンス４５Ω、長さ８０μｍ
のライン４１−１〜４１−ｎと、例えば２０Ωの出力側
終端抵抗４２を用いて構成されており、出力側インピー
ダンス整合回８５０に接続されている。
延させて位相の同期をとりつつ出力側へ伝搬する線路で
あり、例えば特性インピーダンス４５Ω、長さ８０μｍ
のライン４１−１〜４１−ｎと、例えば２０Ωの出力側
終端抵抗４２を用いて構成されており、出力側インピー
ダンス整合回８５０に接続されている。
出力側インピーダンス整合回路５０は、外部出力ライン
側の外部インピーダンス、例えば５０Ωと、増幅器の出
力側の合成線路特性インピーダンスとの整合をとるため
の回路であり、例えばマツチング用線路２５Ω、６００
μｍで構成されている。
側の外部インピーダンス、例えば５０Ωと、増幅器の出
力側の合成線路特性インピーダンスとの整合をとるため
の回路であり、例えばマツチング用線路２５Ω、６００
μｍで構成されている。
なお、第１図の増幅器において、バイアス回路は省略さ
れている。
れている。
次に、動作を説明する。
外部入力ライン側からの入力信号Ｓ印が入力側インピー
タンス整合回路１０を介して入力側伝送線路２０に入力
される。すると、その入力信号Ｓ１ｎは、ライン２１−
１〜２１−Ｈにより各区間で一定の遅延時間遅延しなが
ら入力側伝送線路２０を伝搬していき、一定の遅延時間
ずつ遅延して順次Ｆ Ｅ Ｔ ３０−１〜３０−ｎのゲ
ートに入力される。これにより、各ＦＥＴ３０−１〜３
０−ｎは、順次増・幅信号Ｓｆ１〜Ｓｆｎを出力側伝送
線８４０へ出力する。この時、入力（則伝送線ｌ￥８２
０及び出力側伝送線路４０における反射電力は、それ゛
ぞれ入力側終端抵抗２２及び出力側終端抵抗４２により
吸収される。
タンス整合回路１０を介して入力側伝送線路２０に入力
される。すると、その入力信号Ｓ１ｎは、ライン２１−
１〜２１−Ｈにより各区間で一定の遅延時間遅延しなが
ら入力側伝送線路２０を伝搬していき、一定の遅延時間
ずつ遅延して順次Ｆ Ｅ Ｔ ３０−１〜３０−ｎのゲ
ートに入力される。これにより、各ＦＥＴ３０−１〜３
０−ｎは、順次増・幅信号Ｓｆ１〜Ｓｆｎを出力側伝送
線８４０へ出力する。この時、入力（則伝送線ｌ￥８２
０及び出力側伝送線路４０における反射電力は、それ゛
ぞれ入力側終端抵抗２２及び出力側終端抵抗４２により
吸収される。
出力側伝送線路４０へ順次出力された増幅信号Ｓｆｌ〜
Ｓｆｎは、ライン４１−１〜４Ｌ−ｎによりそれぞれ遅
延して位相の同期がとられ、同位相に加えられて出力側
へ伝搬していき、出力信号Ｓｏυ℃として出力側インピ
ーダンス整合回路５０を介して外部出力ライン１則へ出
力される。
Ｓｆｎは、ライン４１−１〜４Ｌ−ｎによりそれぞれ遅
延して位相の同期がとられ、同位相に加えられて出力側
へ伝搬していき、出力信号Ｓｏυ℃として出力側インピ
ーダンス整合回路５０を介して外部出力ライン１則へ出
力される。
以上のようにして、この分布型増幅器は、入力信号Ｓｉ
ｎを増幅して出力（２号５ｏｕｔを出力する。
ｎを増幅して出力（２号５ｏｕｔを出力する。
本実施例では、次のような利点を有している。
従来の分布型増幅器では、伝送線路に用いるラインとし
て、７０〜１００Ω程度の特性インピーダンスで３００
〜５００μｍ程度の長さのものを用い、ＦＥＴにはゲー
ト幅か１００〜２００μｍ程度のものを用いるのが一般
的であるが、その場合に比べて、本実施例の分布型増幅
器は、伝送線路単位長さ当り非常に広いゲート幅の素子
を集積できる。その結果として、合成線路特性インピー
ダンスは約１０Ω程度となっている。
て、７０〜１００Ω程度の特性インピーダンスで３００
〜５００μｍ程度の長さのものを用い、ＦＥＴにはゲー
ト幅か１００〜２００μｍ程度のものを用いるのが一般
的であるが、その場合に比べて、本実施例の分布型増幅
器は、伝送線路単位長さ当り非常に広いゲート幅の素子
を集積できる。その結果として、合成線路特性インピー
ダンスは約１０Ω程度となっている。
ここで、本実施例の分布型増幅器の特性例を第２図に示
す。なお、第２図は、第１図の分布型増幅器の特性図で
あって、入出力用のボン′ディングワイヤ等まで含めた
増幅器の特性を示すものであり、Ｓパラメータである５
１１（入力側反射）、５２１（ゲイン）、５２２（出力
側反射）の計算値である。図中、横軸には周波数（ＧＨ
ｚ）が、縦軸にはＳパラメータ（ｄＢ）がそれぞれとら
れている。
す。なお、第２図は、第１図の分布型増幅器の特性図で
あって、入出力用のボン′ディングワイヤ等まで含めた
増幅器の特性を示すものであり、Ｓパラメータである５
１１（入力側反射）、５２１（ゲイン）、５２２（出力
側反射）の計算値である。図中、横軸には周波数（ＧＨ
ｚ）が、縦軸にはＳパラメータ（ｄＢ）がそれぞれとら
れている。
この図かち分かるように、本実施例では、分布型増幅器
において特有の超広帯域特性を呈する帯域幅か、文献１
の増幅器に比べて１．５倍程度に増加しておつ、文献２
の増幅器に比へると幾分失われているか、２０〜３０Ｇ
Ｈｚ程度の比較的広帯域にわたり、ゲイン５ｄＢ以上、
入出力の反射−７ｄＢ以下の良好な特性が得られている
。
において特有の超広帯域特性を呈する帯域幅か、文献１
の増幅器に比べて１．５倍程度に増加しておつ、文献２
の増幅器に比へると幾分失われているか、２０〜３０Ｇ
Ｈｚ程度の比較的広帯域にわたり、ゲイン５ｄＢ以上、
入出力の反射−７ｄＢ以下の良好な特性が得られている
。
特に、本実施例では、外部インピータンスが３０Ωの場
合に、増幅器の入力側及び出力側の合成線路インピーダ
ンスを５０Ωではなく、２０Ω以下程度（例えば約１０
Ω）に設定しているのて゛、入力（則、出力側インピー
ダンス整合回路１０．３０を設けても、広帯域特性を比
較的損なうことなく、好適な高出力化を達成できる。
合に、増幅器の入力側及び出力側の合成線路インピーダ
ンスを５０Ωではなく、２０Ω以下程度（例えば約１０
Ω）に設定しているのて゛、入力（則、出力側インピー
ダンス整合回路１０．３０を設けても、広帯域特性を比
較的損なうことなく、好適な高出力化を達成できる。
なお、本発明は、図示の実施例に限定されず、種々の変
形が可能である。その変形例としては、例えば次のよう
なものが挙げられる。
形が可能である。その変形例としては、例えば次のよう
なものが挙げられる。
（Ｉ＞ 第１図の分布型増幅器は、入力側、出力側イ
ンピーダン′ス整合回路上０，５０、入力側、出力側伝
送線路２０，３０、及びＦＥＴ３０−Ｌ〜３０−ｎ等の
構成の変更が可能である。
ンピーダン′ス整合回路上０，５０、入力側、出力側伝
送線路２０，３０、及びＦＥＴ３０−Ｌ〜３０−ｎ等の
構成の変更が可能である。
例えば入力側、出力側インピータンス整合回路１０．５
０の構成は、外部インピータンス及び合成線路特性イン
ピータンスや、入力信号Ｓｉｎの周波数及び帯域幅等を
考慮して適宜設定可能である。
０の構成は、外部インピータンス及び合成線路特性イン
ピータンスや、入力信号Ｓｉｎの周波数及び帯域幅等を
考慮して適宜設定可能である。
入力（則、出力側伝送線路２０．４０のライン２１−１
〜２１−ｎの特性インピーダンス、長さ及び個数設定や
、終端抵抗２２．４２の抵抗値の設定についても変更が
可能である。例えば入力側、出力側伝送線路２０．４０
における各ラインの特性インピーダンス及び長さ設定は
、入力信号Ｓｉｎ及び増幅信号Ｓｆの遅延時間か適切な
値をとるように設定できるし、ＦＥＴ３Ｏ−１ｙ〜３０
−ｎのゲート幅及び合成線路特性インピーダンス等を考
慮して適宜設定できる。また、ＦＥＴ３０−１〜３０−
ｎのゲート幅及び個数は、増幅器全体の利得、効率及び
帯域幅等を考慮して、所望の高出力が得られるように適
宜設定される。
〜２１−ｎの特性インピーダンス、長さ及び個数設定や
、終端抵抗２２．４２の抵抗値の設定についても変更が
可能である。例えば入力側、出力側伝送線路２０．４０
における各ラインの特性インピーダンス及び長さ設定は
、入力信号Ｓｉｎ及び増幅信号Ｓｆの遅延時間か適切な
値をとるように設定できるし、ＦＥＴ３Ｏ−１ｙ〜３０
−ｎのゲート幅及び合成線路特性インピーダンス等を考
慮して適宜設定できる。また、ＦＥＴ３０−１〜３０−
ｎのゲート幅及び個数は、増幅器全体の利得、効率及び
帯域幅等を考慮して、所望の高出力が得られるように適
宜設定される。
さらには、増幅器の入力側及び出力側の合成線路１寺性
インピーダンスは、ＦＥＴ３０−４〜３゜ｎのゲート幅
に基づいて外部インピーダンスよりも低く設定されるか
、この設定値については、増幅器全体の利得、効率、帯
域幅及び出力等を考慮して最適な設定を行うことができ
る。従って、例えばその合成線路特性インピーダンスは
、外部インピーダンスに近いために、あるいは低すぎる
ために十分な効果が得られなかったり、逆効果になった
りするような場合には、それらの現象の発生を避けて設
定されるし、回路構成に応じても最適な設定を行う二と
が可能である。
インピーダンスは、ＦＥＴ３０−４〜３゜ｎのゲート幅
に基づいて外部インピーダンスよりも低く設定されるか
、この設定値については、増幅器全体の利得、効率、帯
域幅及び出力等を考慮して最適な設定を行うことができ
る。従って、例えばその合成線路特性インピーダンスは
、外部インピーダンスに近いために、あるいは低すぎる
ために十分な効果が得られなかったり、逆効果になった
りするような場合には、それらの現象の発生を避けて設
定されるし、回路構成に応じても最適な設定を行う二と
が可能である。
（ＩＩ） 第１図の分布型増幅器は、回路構成の削除
、及びバイアス回路等を含む他の回路構成の付加などを
適宜行うことができる。また、入出力側の外部インピー
ダンスは必ずしも５０Ωである必要はないし、その外部
インピーダンスは入出カラインのインピーダンスであっ
てもよいが他の外部回路のインピーダンスであったりし
てもよいし、あるいはそれらを合成したものであったり
してもよい。
、及びバイアス回路等を含む他の回路構成の付加などを
適宜行うことができる。また、入出力側の外部インピー
ダンスは必ずしも５０Ωである必要はないし、その外部
インピーダンスは入出カラインのインピーダンスであっ
てもよいが他の外部回路のインピーダンスであったりし
てもよいし、あるいはそれらを合成したものであったり
してもよい。
（ＩＩＩ） 上記実施例における分布型増幅器の動作
説明は、−動作例を概略的に示したものであり、何等そ
れに限定されるものではない。
説明は、−動作例を概略的に示したものであり、何等そ
れに限定されるものではない。
（発明の効果）
以上詳細に説明したように、本発明によれば、入力側及
び出力側の合成線路特性インピーダンスを、ＦＥＴのゲ
ート幅に基づき前記外部インピーダンスに比べて低く設
定したため、単位伝送線路長当りに付加できるＦＥＴの
ゲート幅を増大させることができ、該分布型増幅器の高
出力化を実現できる。
び出力側の合成線路特性インピーダンスを、ＦＥＴのゲ
ート幅に基づき前記外部インピーダンスに比べて低く設
定したため、単位伝送線路長当りに付加できるＦＥＴの
ゲート幅を増大させることができ、該分布型増幅器の高
出力化を実現できる。
前記合成線路特性インピーダンスを前記ＦＥＴのゲート
幅に基づき例えば帯域幅等を考慮して適宜設定し、かつ
前記入力側、出力側インピーダンス整合回路を設けてマ
ツチングをとることにより、整合回路でマツチングをと
ることによる広帯域特性の劣化を緩和しつつ、該合成線
路特性インピータンスと外部インピーダンスとの整合を
とることができ、良好な帯域幅の確保を図ることができ
る。
幅に基づき例えば帯域幅等を考慮して適宜設定し、かつ
前記入力側、出力側インピーダンス整合回路を設けてマ
ツチングをとることにより、整合回路でマツチングをと
ることによる広帯域特性の劣化を緩和しつつ、該合成線
路特性インピータンスと外部インピーダンスとの整合を
とることができ、良好な帯域幅の確保を図ることができ
る。
従って、本発明では、比較的広帯域な周波数特性と高い
出力電力が得られる分布型増幅器を実現て°きる。
出力電力が得られる分布型増幅器を実現て°きる。
第１図は本発明の実施例を示す分布型増幅器の構成図、
第２図は第１図の分布型増幅器の特性図である。 １０・・・入力側インピーダンス整合回路、２０・・・
入力側伝送線路、３０−１〜３０−ｎ・ ＦＥＴ、４０
・・・出力（列伝送線路、５０・・・出力（則インピー
ダンス整合回路、Ｓｉｎ・・・入力信号、Ｓｆｌ〜Ｓｆ
ｎ・・・増幅信号、５ｏｕｔ・・・出力信号。
第２図は第１図の分布型増幅器の特性図である。 １０・・・入力側インピーダンス整合回路、２０・・・
入力側伝送線路、３０−１〜３０−ｎ・ ＦＥＴ、４０
・・・出力（列伝送線路、５０・・・出力（則インピー
ダンス整合回路、Ｓｉｎ・・・入力信号、Ｓｆｌ〜Ｓｆ
ｎ・・・増幅信号、５ｏｕｔ・・・出力信号。
Claims (1)
- 【特許請求の範囲】 入力信号を遅延させながら伝搬する入力側伝送線路と、
前記入力信号を順次入力して増幅信号をそれぞれ出力す
る複数のＦＥＴと、前記複数のＦＥＴから出力される増
幅信号を順次遅延させて位相の同期をとりつつ出力側へ
伝搬していく出力側伝送線路とを、備え、外部インピー
ダンスと整合のとれた合成線路特性インピーダンスを有
する分布型増幅器において、 前記ＦＥＴのゲート幅に基づき入力側及び出力側の合成
線路特性インピーダンスを前記外部インピーダンスより
も低く設定し、 かつ、前記入力側の合成線路特性インピーダンス及び外
部インピーダンスの整合をとる入力側インピーダンス整
合回路と、 前記出力側の合成線路特性インピーダンス及び外部イン
ピーダンスの整合をとる出力側インピーダンス整合回路
とを、 設けたことを特徴とする分布型増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27026690A JPH04145712A (ja) | 1990-10-08 | 1990-10-08 | 分布型増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27026690A JPH04145712A (ja) | 1990-10-08 | 1990-10-08 | 分布型増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04145712A true JPH04145712A (ja) | 1992-05-19 |
Family
ID=17483860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27026690A Pending JPH04145712A (ja) | 1990-10-08 | 1990-10-08 | 分布型増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04145712A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003085823A1 (fr) * | 2002-04-08 | 2003-10-16 | Nec Corporation | Amplificateur de signal et circuit integre |
| WO2006028288A1 (ja) * | 2004-09-09 | 2006-03-16 | Nec Corporation | 等化フィルタ回路 |
| KR100674145B1 (ko) * | 2004-08-17 | 2007-01-26 | 한국과학기술원 | 결합 전송선을 이용한 고주파 분산 발진기 |
-
1990
- 1990-10-08 JP JP27026690A patent/JPH04145712A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003085823A1 (fr) * | 2002-04-08 | 2003-10-16 | Nec Corporation | Amplificateur de signal et circuit integre |
| US7368997B2 (en) | 2002-04-08 | 2008-05-06 | Nec Corporation | Signal amplifier and integrated circuit |
| CN100459425C (zh) * | 2002-04-08 | 2009-02-04 | 日本电气株式会社 | 信号放大器和集成电路 |
| KR100674145B1 (ko) * | 2004-08-17 | 2007-01-26 | 한국과학기술원 | 결합 전송선을 이용한 고주파 분산 발진기 |
| WO2006028288A1 (ja) * | 2004-09-09 | 2006-03-16 | Nec Corporation | 等化フィルタ回路 |
| JPWO2006028288A1 (ja) * | 2004-09-09 | 2008-05-08 | 日本電気株式会社 | 等化フィルタ回路 |
| US7696838B2 (en) | 2004-09-09 | 2010-04-13 | Nec Corporation | Equalizing filter circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4476534B2 (ja) | 増幅器回路 | |
| US3371284A (en) | High frequency balanced amplifier | |
| US6326845B1 (en) | Feedforward amplifier | |
| Din et al. | High-power K-band GaN PA MMICs and module for NPR and PAE | |
| JP3464383B2 (ja) | 電力分配回路および電力増幅器 | |
| US5070304A (en) | Distributed combiner power amplifier and method | |
| JPH06232659A (ja) | マイクロ波増幅器回路 | |
| JPH04145712A (ja) | 分布型増幅器 | |
| JP2665251B2 (ja) | マイクロ波増幅器 | |
| US5386130A (en) | Semiconductor device comprising a broadband and high-gain monolithic integrated circuit for a distributed amplifier | |
| US6801098B2 (en) | Group delay equalizer integrated with a wideband distributed amplifier monolithic microwave integrated circuit | |
| JPS62206912A (ja) | 分布増幅回路 | |
| JP2002064340A (ja) | 高周波電力増幅器 | |
| JPH03250807A (ja) | 電力合成形多段増幅器 | |
| JP7166491B2 (ja) | ドハティ増幅器 | |
| JPH0251287B2 (ja) | ||
| JPH10308610A (ja) | 電力合成装置 | |
| JP2004532549A (ja) | 進行波増幅器の改良 | |
| JP7531730B1 (ja) | バランス型増幅器 | |
| US4853564A (en) | GaAs monolithic true logarithmic amplifier | |
| JPH0750532A (ja) | 増幅器 | |
| JPH09284051A (ja) | 周波数逓倍回路 | |
| JP3385703B2 (ja) | 歪補償回路 | |
| JPH07176986A (ja) | 分布型バラン | |
| JPH06216670A (ja) | 高出力増幅器 |