JPH04145740A - 多軸変調信号のクロック再生回路 - Google Patents
多軸変調信号のクロック再生回路Info
- Publication number
- JPH04145740A JPH04145740A JP2268528A JP26852890A JPH04145740A JP H04145740 A JPH04145740 A JP H04145740A JP 2268528 A JP2268528 A JP 2268528A JP 26852890 A JP26852890 A JP 26852890A JP H04145740 A JPH04145740 A JP H04145740A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- phase
- signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的コ
(産業上の利用分野)
この発明は、1つの搬送波で複数のデジタル信号を同時
伝送することができるデジタル信号多軸変調方式の伝送
システムに利用される多軸変調信号のクロック再生回路
に関する。
伝送することができるデジタル信号多軸変調方式の伝送
システムに利用される多軸変調信号のクロック再生回路
に関する。
(従来の技術)
デジタル信号多軸変調方式の例として、4相位相変調(
以下QPSKと記す)方式が衛星放送の音声伝送等に利
用されている。
以下QPSKと記す)方式が衛星放送の音声伝送等に利
用されている。
第3図は従来のQPSK復調回路の例である。
入力端子31にはデジタル多軸変調信号が導入され、位
相検波器32a、32bに供給される。位相検波器32
aにはキャリア再生回路33からの第1のキャリアが入
力され、位相検波器32bには第1のキャリアを90°
ンフト回路34により90° ンフトした第2のキャリ
アが入力されている。従って位相検波器32a、32b
ては、90°位相の異なる復調軸による位相検波出力(
復調出力)か行われる。
相検波器32a、32bに供給される。位相検波器32
aにはキャリア再生回路33からの第1のキャリアが入
力され、位相検波器32bには第1のキャリアを90°
ンフト回路34により90° ンフトした第2のキャリ
アが入力されている。従って位相検波器32a、32b
ては、90°位相の異なる復調軸による位相検波出力(
復調出力)か行われる。
位相検波器32B、32bの出力(検波出力)は、キャ
リア再生回路33に入力されるとともに、データ識別回
路37 a % 37 bに入力される。
リア再生回路33に入力されるとともに、データ識別回
路37 a % 37 bに入力される。
また一方の位相検波器32aの出力は、クロッり再生回
路35に入力される。クロック再生回路35の内部には
、零クロス検出回路、電圧制御発振器と、位相検波器が
設けられている。
路35に入力される。クロック再生回路35の内部には
、零クロス検出回路、電圧制御発振器と、位相検波器が
設けられている。
零クロス検出回路は、第4図に示すように復調出力(v
l)のエツジ検出パルスを得る。そしてこのエツジ検出
パルスと、電圧制御発振器の発振出力を分周したクロッ
クCKとは位相比較器において位相比較される。この結
果得られた位相誤差が、電圧制御発振器の発振周波数制
御電圧として利用される。電圧制御発振器の発振出力は
、分周器36で分周されてクロックCK(各復調出力の
データのビット周波数(ビットレート))として用いら
れる。
l)のエツジ検出パルスを得る。そしてこのエツジ検出
パルスと、電圧制御発振器の発振出力を分周したクロッ
クCKとは位相比較器において位相比較される。この結
果得られた位相誤差が、電圧制御発振器の発振周波数制
御電圧として利用される。電圧制御発振器の発振出力は
、分周器36で分周されてクロックCK(各復調出力の
データのビット周波数(ビットレート))として用いら
れる。
このクロックは、データ識別回路37a1B7bに人力
されてデータサンプリング用に用いられる。データ識別
回路37a、37bで抽出された各系統のシリアルデー
タは、差分演算及びノくラレルシリアル変換部38に入
力されて、シリアルデータとして出力端子39に出力さ
れる。つまり2系統からのデータか1系統のデータに変
換される。
されてデータサンプリング用に用いられる。データ識別
回路37a、37bで抽出された各系統のシリアルデー
タは、差分演算及びノくラレルシリアル変換部38に入
力されて、シリアルデータとして出力端子39に出力さ
れる。つまり2系統からのデータか1系統のデータに変
換される。
(発明が解決しようとする課題)
上記した従来のクロック再生回路35は、以下のような
問題を有する。
問題を有する。
第4図に示すように復調出力v1が反転している期間を
持つ場合は、零クロス点の情報をもとにヱ、ジ検出パル
スを作成してクロック発振の制御を行うことができるが
、データのランレングスが長い期間では零クロス点の情
報が無くなり制御信号が得られない。すなわち、ループ
ゲインが低下して温度変化や入力信号の周波数変化に追
従できなくなる。これを補うために制御信号をサンプル
ホールドすることも考えられるが、入力信号のジッター
に対してはやはり追従できない。とくにビデオテープレ
コーダの再生出力のようにジッターを含む信号か入力さ
れた場合は大きな問題となる。
持つ場合は、零クロス点の情報をもとにヱ、ジ検出パル
スを作成してクロック発振の制御を行うことができるが
、データのランレングスが長い期間では零クロス点の情
報が無くなり制御信号が得られない。すなわち、ループ
ゲインが低下して温度変化や入力信号の周波数変化に追
従できなくなる。これを補うために制御信号をサンプル
ホールドすることも考えられるが、入力信号のジッター
に対してはやはり追従できない。とくにビデオテープレ
コーダの再生出力のようにジッターを含む信号か入力さ
れた場合は大きな問題となる。
このように従来のクロック再生回路は、ループゲインや
ジッタ応答特性が不十分であり、復調出力と再生クロッ
クの位相ずれを生じ、データ識別の正確性に欠ける問題
がある。
ジッタ応答特性が不十分であり、復調出力と再生クロッ
クの位相ずれを生じ、データ識別の正確性に欠ける問題
がある。
そこでこの発明は、復調出力に対する再生クロックの位
相追従性を向上し、データ識別におけるエラーレートの
低下を改善し得るクロック再生回路を提供することを目
的とする。
相追従性を向上し、データ識別におけるエラーレートの
低下を改善し得るクロック再生回路を提供することを目
的とする。
[発明の構成コ
(課題を解決するための手段)
この発明は、デジタル信号で多軸変調された変調信号か
ら元のデジタルデータを再生する復調回路において、 それぞれの変調軸について復調を行う各復調器の出力が
それぞれ供給される複数のエツジ検出回路と、各エツジ
検出回路の各エツジ検出出力を合成する合成回路と、前
記合成回路の出力と電圧制御発振器の出力の分周出力と
の位相比較を行う位相比較器と、この位相比較器の出力
により前記電圧制御発振器の発振周波数を制御する手段
とを備えるものである。
ら元のデジタルデータを再生する復調回路において、 それぞれの変調軸について復調を行う各復調器の出力が
それぞれ供給される複数のエツジ検出回路と、各エツジ
検出回路の各エツジ検出出力を合成する合成回路と、前
記合成回路の出力と電圧制御発振器の出力の分周出力と
の位相比較を行う位相比較器と、この位相比較器の出力
により前記電圧制御発振器の発振周波数を制御する手段
とを備えるものである。
(作用)
上記の手段により、複数の復調出力の零クロス点の情報
をクロックの位相制御に利用できることになり、それだ
け情報量か多くなり位相制御のループゲインの増大を得
ることができ、温度変化等に対しても安定となる。また
VTRの再生出力のようにジッタの多い信号に対しても
復調出力に対する再生クロックの追従性が向上し、デー
タ識別のタイミングが適正化されデータエラーレートを
改善できる。
をクロックの位相制御に利用できることになり、それだ
け情報量か多くなり位相制御のループゲインの増大を得
ることができ、温度変化等に対しても安定となる。また
VTRの再生出力のようにジッタの多い信号に対しても
復調出力に対する再生クロックの追従性が向上し、デー
タ識別のタイミングが適正化されデータエラーレートを
改善できる。
(実施例)
以下、この発明の実施例を図面を参照して説明する。
第1図はこの発明の一実施例である。入力端子1にはデ
ジタル多軸変調信号が導入され、位相検波器2a、2b
に供給される。位相検波器2aにはキャリア再生回路3
からの第1のキャリアが人力され、位相検波器2bには
第1のキャリアを90°シフト回路4で90@シフトし
た第2のキャリアか入力されている。従って位相検波器
2 a s2bでは、90°位相の異なる復調軸による
位相検波出力(復調出力)が行われる。
ジタル多軸変調信号が導入され、位相検波器2a、2b
に供給される。位相検波器2aにはキャリア再生回路3
からの第1のキャリアが人力され、位相検波器2bには
第1のキャリアを90°シフト回路4で90@シフトし
た第2のキャリアか入力されている。従って位相検波器
2 a s2bでは、90°位相の異なる復調軸による
位相検波出力(復調出力)が行われる。
位相検波器2 a −、2bの出力(検波出力)は、キ
ャリア再生回路33に入力されるとともに、データ識別
回路10a、10bに入力される。
ャリア再生回路33に入力されるとともに、データ識別
回路10a、10bに入力される。
また両方の位相検波器2a% 2bの出力は、クロック
再生回路100を構成するエツジ検出器5a、5bにそ
れぞれ入力される。エツジ検出器5a、5bのエツジ検
出出力は、合成回路6に入力され、ここで合成されたエ
ツジ検出出力が、位相比較器7の一方に供給される。位
相比較器7の他方には、電圧制御発振器(vcO)8の
発振出力が分周器9を介して入力されている。位相比較
器7から得られた位相誤差出力は、電圧制御発振器8の
発振周波数制御端子に供給されている。これにより電圧
制御発振器8の発振位相は、復調出力のエツジに位相同
期するように制御される。
再生回路100を構成するエツジ検出器5a、5bにそ
れぞれ入力される。エツジ検出器5a、5bのエツジ検
出出力は、合成回路6に入力され、ここで合成されたエ
ツジ検出出力が、位相比較器7の一方に供給される。位
相比較器7の他方には、電圧制御発振器(vcO)8の
発振出力が分周器9を介して入力されている。位相比較
器7から得られた位相誤差出力は、電圧制御発振器8の
発振周波数制御端子に供給されている。これにより電圧
制御発振器8の発振位相は、復調出力のエツジに位相同
期するように制御される。
分周器9の出力は、データ識別回路10a、10bにお
けるデータサンプリング用クロックCKとして用いられ
る。データ識別回路10a、10bで抽出された各系統
のシリアルデータは、差分演算及びパラレルシリアル変
換部11に入力されて、シリアルデータとして出力端子
12に出力される。つまり2系統からのデータか1系統
のデータに変換される。よってここでは、分周器9から
のクロックの2倍のクロックが必要であるから、VCO
8からの出力が直接用いられている。
けるデータサンプリング用クロックCKとして用いられ
る。データ識別回路10a、10bで抽出された各系統
のシリアルデータは、差分演算及びパラレルシリアル変
換部11に入力されて、シリアルデータとして出力端子
12に出力される。つまり2系統からのデータか1系統
のデータに変換される。よってここでは、分周器9から
のクロックの2倍のクロックが必要であるから、VCO
8からの出力が直接用いられている。
第2図は上記の回路の動作例を示す信号波形図である。
同図(a)は位相検波器2aから得られた復調出力、同
図(b)はこの復調出力の零クロス点を検出するエツジ
検出器5aの出力である。同図(c)は位相検波器2b
から得られた復調出力、同図(d)はこの復調出力の零
クロス点を検出するエツジ検出器5bの出力である。こ
の結果、合成回路6から得られるエツジ検出パルスは、
従来に比べて情報が豊富となり、位相比較器7において
分周器9からの出力と位相比較される。よって位相比較
器7から得られる位相誤差情報は、復調出力の位相変動
にたいする追従性が良く、電圧制御発振器8の応答も追
従性がよいことになる。第2図(e)は分周器9から得
られたクロックである。各復調出力は、反転が頻繁にあ
るとは限らず、データのランレングスが長い場合かある
。そこで従来のごとく片方の系統の情報のみを用いたの
では、復調信号の位相と再生クロックの位相にずれを生
じることがあるが、この実施例では、各系統のエツジ検
出パルスを合成して利用している。各系統の復調出力は
、同じデータではないので、それたけエツジ検出情報が
豊富となる。このことを利用してこのシステムでは再生
クロックの位相制御情報とするものである。
図(b)はこの復調出力の零クロス点を検出するエツジ
検出器5aの出力である。同図(c)は位相検波器2b
から得られた復調出力、同図(d)はこの復調出力の零
クロス点を検出するエツジ検出器5bの出力である。こ
の結果、合成回路6から得られるエツジ検出パルスは、
従来に比べて情報が豊富となり、位相比較器7において
分周器9からの出力と位相比較される。よって位相比較
器7から得られる位相誤差情報は、復調出力の位相変動
にたいする追従性が良く、電圧制御発振器8の応答も追
従性がよいことになる。第2図(e)は分周器9から得
られたクロックである。各復調出力は、反転が頻繁にあ
るとは限らず、データのランレングスが長い場合かある
。そこで従来のごとく片方の系統の情報のみを用いたの
では、復調信号の位相と再生クロックの位相にずれを生
じることがあるが、この実施例では、各系統のエツジ検
出パルスを合成して利用している。各系統の復調出力は
、同じデータではないので、それたけエツジ検出情報が
豊富となる。このことを利用してこのシステムでは再生
クロックの位相制御情報とするものである。
なおエツジ検出は、復調信号と復調信号を遅延させた信
号とをイクスクルーシブオア回路に入力することにより
実現できる。ただしオフセットQPSK方式の場合は片
方のエツジ検出パルスをさらにデータの周期の半分遅延
させる必要がある。
号とをイクスクルーシブオア回路に入力することにより
実現できる。ただしオフセットQPSK方式の場合は片
方のエツジ検出パルスをさらにデータの周期の半分遅延
させる必要がある。
合成回路は具体的にはオア回路で構成されている。
[発明の効果コ
以上説明したようにこの発明によれば、温度変換や入力
信号のジッタがあっても、復調出力に対する再生クロッ
クの位相追従性が向上し、ブタ1別におけるエラーレー
トの低下を改善することかてきる。
信号のジッタがあっても、復調出力に対する再生クロッ
クの位相追従性が向上し、ブタ1別におけるエラーレー
トの低下を改善することかてきる。
第1図はこの発明の一実施例を示す回路図、第2図はこ
の発明の回路の動作を説明するために示した信号波形図
、第3図は従来のQPSK復調回路を示す図、第4図は
第3図の回路の動作を説明するために示した信号波形図
である。 2a、2b・・・位相検波器、3・・・キャリア再生回
路、4・・−90″シフト回路、5a、5b・・・エツ
ジ検出器、6・・−合成回路、7・・・位相比較器、8
・・・電圧制御発振器、9・・・分周器、10a、10
b・・・データ識別回路、11・・・差分演算及び°パ
ラレルシリアル変換部。 出願人代理人 弁理士 鈴江武彦
の発明の回路の動作を説明するために示した信号波形図
、第3図は従来のQPSK復調回路を示す図、第4図は
第3図の回路の動作を説明するために示した信号波形図
である。 2a、2b・・・位相検波器、3・・・キャリア再生回
路、4・・−90″シフト回路、5a、5b・・・エツ
ジ検出器、6・・−合成回路、7・・・位相比較器、8
・・・電圧制御発振器、9・・・分周器、10a、10
b・・・データ識別回路、11・・・差分演算及び°パ
ラレルシリアル変換部。 出願人代理人 弁理士 鈴江武彦
Claims (1)
- デジタル信号で多軸変調された変調信号から元のデジタ
ルデータを再生する復調回路において、それぞれの変調
軸について復調を行う復調器の出力のすべてにエッジ検
出回路を接続し、各エッジ検出回路の出力にエッジ検出
出力を合成する合成回路を接続し、前記合成回路の出力
と電圧制御発振器の出力の分周出力との位相比較を行う
位相比較器と、この位相比較器の出力により前記電圧制
御発振器の発振周波数を制御する手段とを具備したこと
を特徴とする多軸変調信号のクロック再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2268528A JPH04145740A (ja) | 1990-10-08 | 1990-10-08 | 多軸変調信号のクロック再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2268528A JPH04145740A (ja) | 1990-10-08 | 1990-10-08 | 多軸変調信号のクロック再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04145740A true JPH04145740A (ja) | 1992-05-19 |
Family
ID=17459775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2268528A Pending JPH04145740A (ja) | 1990-10-08 | 1990-10-08 | 多軸変調信号のクロック再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04145740A (ja) |
-
1990
- 1990-10-08 JP JP2268528A patent/JPH04145740A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0149244A2 (en) | Video signal recording and reproducing apparatus | |
| SU1521296A3 (ru) | Устройство дл многодорожечного воспроизведени с магнитного диска | |
| JPS63136852A (ja) | 信号伝送システム | |
| JP3847908B2 (ja) | 信号処理装置及びクロック発生装置 | |
| JPS58221548A (ja) | 位相同期回路 | |
| JPH05219528A (ja) | 映像信号磁気再生装置 | |
| US5179450A (en) | Video signal processing apparatus and method for the time base compensation | |
| JPH04145740A (ja) | 多軸変調信号のクロック再生回路 | |
| JPS6386980A (ja) | 周期ノイズ除去装置 | |
| JPH0831835B2 (ja) | クロツク再生回路 | |
| JP2698455B2 (ja) | ビット同期回路 | |
| JPS60134683A (ja) | 磁気記録再生装置 | |
| JPH05207413A (ja) | 映像信号の処理装置 | |
| JPH09275396A (ja) | クロック再生回路 | |
| JP3212201B2 (ja) | 時間軸補正回路 | |
| JP2691779B2 (ja) | デイジタル信号再生装置 | |
| JPH0421395B2 (ja) | ||
| JPH0247653Y2 (ja) | ||
| JPS63204946A (ja) | 復調器 | |
| JPS62150985A (ja) | フイ−ドフオワ−ド形tbc回路 | |
| JPH058633B2 (ja) | ||
| JPS61262345A (ja) | Psk復調装置 | |
| JPS63200640A (ja) | クロツク信号再生装置 | |
| JPS62239473A (ja) | デジタル信号再生装置のビツト同期回路 | |
| JPH06216892A (ja) | デジタル信号復調用のビットクロック信号発生装置における位相比較回路 |