JPS63200640A - クロツク信号再生装置 - Google Patents

クロツク信号再生装置

Info

Publication number
JPS63200640A
JPS63200640A JP62033043A JP3304387A JPS63200640A JP S63200640 A JPS63200640 A JP S63200640A JP 62033043 A JP62033043 A JP 62033043A JP 3304387 A JP3304387 A JP 3304387A JP S63200640 A JPS63200640 A JP S63200640A
Authority
JP
Japan
Prior art keywords
signal
frequency
clock signal
period
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62033043A
Other languages
English (en)
Other versions
JP2529238B2 (ja
Inventor
Masamitsu Otsu
大津 正光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62033043A priority Critical patent/JP2529238B2/ja
Publication of JPS63200640A publication Critical patent/JPS63200640A/ja
Application granted granted Critical
Publication of JP2529238B2 publication Critical patent/JP2529238B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル情報を有するディジタル変調信号
からその信号処理に必要なクロック信号3へ を再生するクロック信号再生装置に関する。
従来の技術 一般に、ディジタル情報の伝送または記録再生に際して
はディジタル変調して変調信号とし、伝送または記録さ
れる。そして、受信側または再生時には変調信号から信
号処理に必要なクロック信号を再生する。
以下図面と共に、従来のクロック信号再生装置の一例に
ついて説明する。第2図は従来のクロック信号再生装置
のブロック図である。第2図において、21は変調信号
を入力する変調信号入力端子、22は周波数制御可能な
クロック信号を発生するVCO(電圧制御発振器)、2
3は変調信号とクロック信号の位相を比較して位相誤差
信号を出力する位相比較器、24は信号処理回路である
以上のように構成されたクロック信号再生装置について
、以下その動作について説明する。まず、ディジタル情
報を有する変調信号が変調信号入力端子21を介して、
位相比較器23.信号処理回路24に与えられる。一方
、VCO22ではクロック信号が発生され、位相比較器
23.信号処理回路24に与えられる。位相比較器23
では変調信号とクロック信号の位相が比較されその出力
に位相誤差信号が得られVCO22に与えられ、クロッ
ク信号の周波数が制御される。つまり、vCO22と位
相比較器23でPLL(フェイズロックドループ)が構
成され、結果として、VCO22の出力に、変調信号と
位相同期したクロック信号が得られる。そして、信号処
理回路24ではこのクロック信号によって信号処理がな
される。
発明が解決しようとする問題点 第3図は第2図の各部信号の波形図を示すものであるが
、(7)は各時点でのディジタル情報、(イ)は変調信
号の波形、(つ)は理想的なタイミングのクロック信号
の波形を示す。なお、この変調信号(イ)は、ディジタ
ル情報が°゛1”のときはビット境界で極性反転し、0
”のときはさらにビット中心でも極性反転するような波
形となっており、極性反転周期の違いによってディジタ
ル情報が伝送される。
一般に、変調信号の伝送では伝送系のS ’/ N比劣
6へ一゛ 化等の伝送歪により受信側での変調信号では破線で示す
ように位相変動が生じる。そこで、この位相変動の影響
が最っとも少ない時点(to、t4.t2゜・・・・・
・)で変調信号のリフロッキングを行うことが望ましい
。このリフロッキングをクロック信号の立上シ時点で行
うとすれば、理想的なタイミングのクロック信号は(つ
のような信号となる。なお、Tmは前記位相変動に対す
る余裕度を示す余裕時間である。
ところで、第2図のような構成では、温度変化等によp
VcO22の中心周波数が変化した場合、変調信号とク
ロック信号とのクロック位相が変化し、前記の理想的な
タイミングからずれて余裕時間が少くなる。第3図に)
はVCO22の中心周波数が高くなったときのクロック
信号の波形を示すもので、Δtの時間ずれが生じこの分
だけ時間余裕が減少し、変調信号の前記位相変動の影響
を受けやすくなる。
本発明は、VCOの中心周波数の変動を自動的に補償し
て中心周波数の安定化を行い、変調信号とクロック信号
とのタイミングずれが少ないクロック信号再生装置を提
供するものである。
問題点を解決するだめの手段 上記問題点を解決するために本発明のクロック信号再生
装置は、ディジタル情報を有し、ある期間T1  に信
号があり次の期間T2  で無信号であるような周期T
、十T2の間欠変調信号からクロック信号を再生する装
置であって、周波数が制御可能なクロック信号を発生す
る第1の手段と、前記変調信号とクロック信号との位相
を比較してその位相差に応じた位相誤差電圧を有する第
1の周波数制御信号を得る第2の手段と、周波数が基準
周波数と等しく単一周波数信号である基準周波数信号を
発生する第3の手段と、クロック信号と基準周波数信号
を入力し前記期間T2 のほぼ最初から始まりT2  
よシ短い期間T3 では基準周波数信号を出力し、それ
以外の期間ではクロック信号を出力するように切換えて
複合信号を得る第4の手段と、複合信号の周波数を検出
し周波数に応じた電圧を有する周波数検出信号を出力す
る第6の手段と、7ヘーノ 周波数検出信号の中で前記基準周波数信号に対応する電
圧をサンプリングして保持し基準電圧信号を得る第6の
手段と、前記周波数検出信号と基準電圧信号との電圧を
比較してこれらの電圧差を有する周波数差分信号を得る
第7の手段と、前記期間T3 の終シから始まり、前記
期間T、の初めまでの期間T4 では周波数差分信号を
そのまま出力し、これ以外の期間ではT4 の終シの時
点における周波数差分信号の電圧を保持して前記クロッ
ク信号の中心周波数を制御するための第2の周波数制御
信号を得る第8の手段と、前記第1の周波数制御信号と
第2の周波数制御信号を加算して前記第1の手段で発生
されるクロック信号の周波数を制御する第3の周波数制
御信号を得る第9の手段を備えたものである。
作用 本発明は上記した構成によって、第1の手段によシクロ
ツク信号を発生し、第2の手段で変調信号とクロック信
号との位相を比較してその位相差に応じた位相誤差電圧
を有するMlの周波数制御信号を得る。次に、第3の手
段で基準周波数信号   ゛を発生し、第4の手段によ
って、前記期間T2 のほぼ最初から始ま!1lT2 
 よシ短い期間T3 では基準周波数信号、それ以外の
期間ではクロック信号を出力するように切換えて複合信
号を得、第5の手段によってこの複合信号の周波数に応
じた電圧を有する周波数検出信号を得る。そして、第6
の手段により周波数検出信号の中で前記基準周波数信号
に対応する電圧をサンプリングして保持し基準電圧信号
を得、第7の手段によって前記周波数検出信号と基準電
圧信号との電圧差を有する周波数差分信号を得る。次に
、第8の手段によって、前記期間T3 の終シから始ま
り前記期間T、の初めまでの期間で4  では周波数差
分信号をそのまま出力し、これ以外の期間ではT4  
の終シの時点における周波数差分信号の電圧を保持して
、前記クロック信号の中心周波数を制御するための第2
の周波数制御信号を得る。そして、第9の手段によって
第1の周波数制御信号と第2の周波数制御信号を加算し
て第3の周波数制御信号を得、この信9 ベーン 号によってクロック信号の周波数を制御する。以上の作
用によって変調信号の無信号期間T2 において、第1
の手段で発生されるクロック信号の中心周波数の安定化
がなされる。
実施例 以下本発明の一実施例のクロック信号再生装置について
、図面を参照しながら説明する。第1図は本発明の実施
例のブロック図を示すものであるが、第1図において、
1は変調信号を入力する変調信号入力端子、2は周波数
制御可能なクロック信号を発生するVCo、3は変調信
号とクロック信号との位相を比較してその位相差に応じ
た位相誤差電圧を有する第1の周波数制御信号を発生す
る位相比較器、4は加算器、6は基準周波数信号を発生
する基準周波数信号発生器、6はクロック信号と基準周
波数信号とを切換えて複合信号を得る切換スイッチ、7
は複合信号の周波数を検出し周波数に応じた電圧を有す
る周波数検出信号を得る周波数検出器、8は周波数検出
信号の中で前記基準信号に対応する電圧をサンプリング
して保持1o・′・−1 し基準電圧信号を得るサンプルホールド回路、9は前記
周波数検出信号と基準電圧信号との電圧を比較してこれ
らの電圧差を有する周波数差分信号を得る電圧比較器、
1oはある期間(サンプリング期間)では周波数差分信
号をそのまま通過させ、その期間の終シの時点での周波
数差分信号の電圧を次の期間(ホールド期間)で保持す
るサンプルホールド回路、11は切換スイッチ6、サン
プルホールド回路8.サンプルホールド回路1oを制御
するための制御信号を発生する制御信号発生回路、12
は信号処理回路である。
以上のように構成されたクロック信号再生装置について
、以下第1図および第4図を用いてその動作について説
明する。第4図は第1図の各部の波形を示す説明図であ
るが、まず、変調信号aが変調信号入力端子1を介して
、位相比較器3.信号処理回路12に与えられる。なお
、この変調信号aは第4図に示すように期間T、に信号
を有し、期間T2 では無信号となる周期T1+T2の
間欠信号であるものとする。
11バ 一方、vCO2ではクロック信号が発生され位相比較器
3.切換スイッチ6、信号処理回路12に与えられる。
位相比較器3では変調信号とこのクロック信号の位相が
比較されその位相に応じた誤差電圧を有する第1の周波
数制御信号が得られ、加算器4を介してvCO2に与え
られてクロック信号の周波数を制御する。vCO2、位
相比較器3、加算器4によってPLLが構成され、結果
として第2図の従来例と同様に変調信号に位相同期した
クロック信号が得られる。
次に、基準周波数信号発生器5では単一周波数の基準周
波数信号が発生され切換スイッチ6に与えられる。なお
、この基準周波数信号発生器5は水晶等を用いた周波数
安定度の良い発振器であり、また基準周波数信号の周波
数はvCO2の目標中心周波数と等しい周波数となって
いる。切換スイッチ6では制御信号発生回路11からの
制御信号すによって切換え制御され、この制御信号すが
11 H1ルベルのとき基準周波数信号 ++ L 1
ルベルのときクロック信号が選択されその出力に複合信
号Cが得られ周波数検出器7に与えられる。この複合信
号Cは第4図に示すように、A部分では基準周波数信号
、B部分でクロック信号となっている。
周波数検出器7ではこの複合信号の周波数が検出され周
波数に応じた電圧を有する周波数検出信号dが得られる
。第4図dの実線は後述するようにフィードバックがか
かったときの波形、破線はフィードバックがかからない
ときの波形を示す。
また、同図ではクロック信号と基準周波数信号とで周波
数が異った場合を示しておシ、複合信号CのA部分とB
部分に対応して電位差ΔVを生じる。
次に、この周波数検出信号dはサンプルホールド回路8
.電圧比較器9に与えられる。サンプルホールド回路8
には制御信号発生回路11から制御信号eが与えられて
おシ、この制御信号eが”H”レベルのときに周波数検
出信号dのT3 期間部分の電圧V。(基準周波数信号
の周波数に対応する電圧)をサンプリングし、L”レベ
ルのときにこの電圧V。を保持して基準電圧信号fが1
3 ペーノ 得られる。つまり、周波数検出信号dの中から基準周波
数信号の周波数に対応した電圧V。のみが得られること
になる。そして、この基準電圧信号fは電圧比較器9に
与えられ、電圧比較器9では周波数検出信号dと基準電
圧信号fとの電圧を比較してこれらの電圧差を有する周
波数差分信号gが得られる。なお第4図(g)では実線
がフィードバックがかかったとき、破線がフィードバッ
クがかからないときの波形を示すが、この周波数差分信
号gはクロック信号と基準周波数信号との周波数差に対
応した電圧を有する信号となっている。
次に、この周波数差分信号gはサンプルホールド回路1
oに与えられる。サンプルホールド回路1oでは、制御
信号発生回路11から制御信号りが与えられておシ、こ
の制御信号りが”H”レベルのとき(T4期間)にサン
プリングされ周波数差分信号gがそのまま出力され、L
”レベルのときにはT4期間の終シの時点における周波
数差分信号gの電圧が保持され、その出力にvCO2の
中心周波数を制御するだめの第2の周波数安定度14へ 号が得られ、加算器4を介してvCO2に与えられる。
つまシ、vCO2,切換スイッチ6、周波数検出器7.
電圧比較器9.サンプルホールド回路10.加算器4に
よって、クロック信号の中心周波数を安定化するフィー
ドバック系が構成される。そして、T4 期間でこのフ
ィードバックが動作し結果としてクロック信号の周波数
は基準周波数信号の周波数に等しくなるように制御され
、周波数検出信号d9周波数差分信号gの波形は実線の
ようになる。このようにして、T4 期間で周波数の安
定化がなされ、T1 期間(変調信号が有る期間)では
この安定化された周波数に保持され、vCO2,位相比
較器3.加算器4で構成されるPLLに対して訪客を与
えることはない。以上のようにして得られたクロック信
号は信号処理のためのクロック信号として信号処理回路
に与えられる。
発明の効果 以上のように本発明は、vCOの中心周波数を安定化す
ることによって、vcoの温度変化等に16 ヘー。
よる中心周波数の変化によって、変調信号とクロック信
号とのタイミングが最適な状態からずれるという問題が
解決でき信頼性の向上したクロック信号再生装置を提供
するものである。
【図面の簡単な説明】
第1図は本発明の一実施例のクロック信号再生装置のブ
ロック図、第2図は従来のクロック信号再生装置のブロ
ック図、第3図は第2図の各部の波形を示す説明図、第
4図は第1図の各部の波形を示す説明図である。 1・・・・・・変調信号入力端子、2・・・・・・vc
o、s・・・・・・位相比較器、4・・・・・・加算器
、5・・・・・・基準周波数信号発生器、6・・・・・
・切換スイッチ、7・・・・・・周波数検出器、8・・
・・・・サンプルホールド回路、9・・・・・・電圧比
較器、10・・・・・・サンプルホールド回路、11・
・・・・・制御信号発生回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第2
図 第3図 第4図

Claims (1)

    【特許請求の範囲】
  1. ディジタル情報を有し、ある期間T_1に信号があり次
    の期間T_2で無信号であるような周期T_1+T_2
    の間欠変調信号からクロック信号を再生するクロック信
    号再生装置であって、周波数が制御可能なクロック信号
    を発生する第1の手段と、前記変調信号とクロック信号
    との位相を比較してその位相差に応じた位相誤差電圧を
    有する第1の周波数制御信号を得る第2の手段と、周波
    数が基準周波数と等しく単一周波数信号である基準周波
    数信号を発生する第3の手段と、クロック信号と基準周
    波数信号を入力し前記期間T_2のほぼ最初から始まり
    T_2より短い期間T_3では基準周波数信号を出力し
    、それ以外の期間ではクロック信号を出力するように切
    換えて複合信号を得る第4の手段と、複合信号の周波数
    を検出し周波数に応じた電圧を有する周波数検出信号を
    出力する第5の手段と、周波数検出信号の中で前記基準
    周波数信号に対応する電圧をサンプリングとして保持し
    基準電圧信号を得る第6の手段と、前記周波数検出信号
    と基準電圧信号との電圧を比較してこれらの電圧差を有
    する周波数差分信号を得る第7の手段と、前記期間T_
    3の終りから始まり、前記期間T_1の初めまでの期間
    T_4では周波数差分信号をそのまま出力し、これ以外
    の期間ではT_4の終りの時点における周波数差分信号
    の電圧を保持して、前記クロック信号の中心周波数を制
    御するための第2の周波数制御信号を得る第8の手段と
    、前記第1の周波数制御信号と第2の周波数制御信号を
    加算して、前記第1の手段で発生されるクロック信号の
    周波数を制御する第3の周波数制御信号を得る第9の手
    段を具備したことを特徴とするクロック信号再生装置。
JP62033043A 1987-02-16 1987-02-16 クロツク信号再生装置 Expired - Fee Related JP2529238B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62033043A JP2529238B2 (ja) 1987-02-16 1987-02-16 クロツク信号再生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62033043A JP2529238B2 (ja) 1987-02-16 1987-02-16 クロツク信号再生装置

Publications (2)

Publication Number Publication Date
JPS63200640A true JPS63200640A (ja) 1988-08-18
JP2529238B2 JP2529238B2 (ja) 1996-08-28

Family

ID=12375760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62033043A Expired - Fee Related JP2529238B2 (ja) 1987-02-16 1987-02-16 クロツク信号再生装置

Country Status (1)

Country Link
JP (1) JP2529238B2 (ja)

Also Published As

Publication number Publication date
JP2529238B2 (ja) 1996-08-28

Similar Documents

Publication Publication Date Title
US4831338A (en) Synchronizing clock signal generator
US5786953A (en) Arrangement for reproducing n digital signals having n phase-locked loops each including a phase shifter, controlled by an integrating element, arranged between a VCO output and a phase detector
US4390801A (en) Circuit for reproducing a clock signal
KR970002948B1 (ko) 비트 클럭 재생 장치
JPS63200640A (ja) クロツク信号再生装置
US4489287A (en) Phase synchronizing circuit for digital data reproduction
KR940007998B1 (ko) 시간축 보정 장치의 기록 클럭 발생 회로
JPH0434768A (ja) クロツク抽出回路
KR100200826B1 (ko) 위상동기 일치회로
JP2698455B2 (ja) ビット同期回路
JPS6266793A (ja) 自動位相制御回路
JPH0741217Y2 (ja) Pll回路
JP2595570B2 (ja) 非標準信号判別回路
JP3212201B2 (ja) 時間軸補正回路
JP2870222B2 (ja) サブキャリア再生器
JP3354673B2 (ja) Efm信号発生回路装置
JPH0247653Y2 (ja)
JPH03119881A (ja) クロック発生回路
JPH06216892A (ja) デジタル信号復調用のビットクロック信号発生装置における位相比較回路
JPH03217122A (ja) 位相同期信号発生装置
JPS63142931A (ja) クロツク信号再生装置
JPS61234138A (ja) 位相同期回路
JPH0211048B2 (ja)
JPH04145740A (ja) 多軸変調信号のクロック再生回路
JPH11330954A (ja) デジタルpll回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees