JPH0414816A - 液相エピタキシャル成長装置 - Google Patents
液相エピタキシャル成長装置Info
- Publication number
- JPH0414816A JPH0414816A JP11804590A JP11804590A JPH0414816A JP H0414816 A JPH0414816 A JP H0414816A JP 11804590 A JP11804590 A JP 11804590A JP 11804590 A JP11804590 A JP 11804590A JP H0414816 A JPH0414816 A JP H0414816A
- Authority
- JP
- Japan
- Prior art keywords
- melt
- hole
- bottom plate
- gaps
- slide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は液相エピタキンヤル成長装置に関し、より詳
しくは、鉛直方向に装着した状態の半導体基板に結晶成
長を行ういわゆる基板立て置き型液相エピタキノヤル成
長装置に関する。
しくは、鉛直方向に装着した状態の半導体基板に結晶成
長を行ういわゆる基板立て置き型液相エピタキノヤル成
長装置に関する。
従来、この種の液相エビタキノヤル成長装置としては第
３［ｆｆ１（ａ）に示すようなものかある。この液相エ
ピタキシャル成長装置は、複数の凹部７７、−を有する
メルト溜ｌと、このメルト溜１の底面１ａと平行に下方
に設けられた底板３と、上記メルト溜１と底板３との間
で摺動するように配置されたスライドボート２を備えて
いる。メルト溜ｌの底面１ａには開口８，８．・、スラ
イドホート２には貫通孔（成長室）５、底板３には開口
６６．・をそれぞれ設けている。結晶成長を行う場合、
第３図（ａ）に示すように、まずスライドボート２の貫
通孔５の壁面５ａ、５ｂにそれぞれ半導体基板Ａ、Ｂを
装着すると共に、メルト溜ｌの凹部７．７． にそれぞ
れ成長ずへき結晶の成分元素を含む原料９．１０．・・
・を入れる。次に、系全体を水素雰囲気中で温度的９０
０℃に袢温して、所定の時間保持する。そして、上記原
料９．ＩＯ・・を溶融して融液（以下−メルト」という
。）となした後、スライドポー１−２を図において左側
へ移動させる。 そして、メルト溜Ｉの底面１ａに設けた開口８とスライ
ドボート２の貫通孔５の上部とを連通させてメルト９を
貫通孔５内へ導入する。このとき、貫通孔５の下部は底
板３て塞がれるようにしており、シ１ニがって貫通孔５
内はメルト９て満たされる。この状態で降温しながら基
板Ａ、Ｂ上に結晶成長を行う。所定の時間が経過した後
、第３図（ｂ）に示すように、スライドボート２をさら
に左側へ移動させる。そして、上記開口８と貫通孔５の
上部とを分離し、底板３に設けた開口６と上記貫通孔５
の下部とを連通させて上記メルト９を開口６から排出す
る。メルト９を排出しながらスライドホード２をさらに
左側へ移動させて、第３図（ｃ）に示すように、次の開
口部８と貫通孔５の上部とを連通させて、メルト１０を
貫通孔５内に導入する。そして、メルト９による結晶成
長を行った基板Ａ、Ｂ上に、さらにメルト１０による結
晶成長を行う。このように、ｎ番目のメルトによる結晶
成長を行った後、（ｎ＋１）番目のメルトによる結晶成
長を行って、次々と結晶層を積層していく。 このように基板立て置き型液相エピタキシャル成長装置
は、貫通孔５の複数の壁面に半導体基板Ａ、Ｂを装着で
きるので、半導体基板を水平に置くいわゆる基板横置き
型液相エピタキシャル成長装置に比して、１バツチ当た
りの基板の処理枚数を大幅に増やすことかできる。
３［ｆｆ１（ａ）に示すようなものかある。この液相エ
ピタキシャル成長装置は、複数の凹部７７、−を有する
メルト溜ｌと、このメルト溜１の底面１ａと平行に下方
に設けられた底板３と、上記メルト溜１と底板３との間
で摺動するように配置されたスライドボート２を備えて
いる。メルト溜ｌの底面１ａには開口８，８．・、スラ
イドホート２には貫通孔（成長室）５、底板３には開口
６６．・をそれぞれ設けている。結晶成長を行う場合、
第３図（ａ）に示すように、まずスライドボート２の貫
通孔５の壁面５ａ、５ｂにそれぞれ半導体基板Ａ、Ｂを
装着すると共に、メルト溜ｌの凹部７．７． にそれぞ
れ成長ずへき結晶の成分元素を含む原料９．１０．・・
・を入れる。次に、系全体を水素雰囲気中で温度的９０
０℃に袢温して、所定の時間保持する。そして、上記原
料９．ＩＯ・・を溶融して融液（以下−メルト」という
。）となした後、スライドポー１−２を図において左側
へ移動させる。 そして、メルト溜Ｉの底面１ａに設けた開口８とスライ
ドボート２の貫通孔５の上部とを連通させてメルト９を
貫通孔５内へ導入する。このとき、貫通孔５の下部は底
板３て塞がれるようにしており、シ１ニがって貫通孔５
内はメルト９て満たされる。この状態で降温しながら基
板Ａ、Ｂ上に結晶成長を行う。所定の時間が経過した後
、第３図（ｂ）に示すように、スライドボート２をさら
に左側へ移動させる。そして、上記開口８と貫通孔５の
上部とを分離し、底板３に設けた開口６と上記貫通孔５
の下部とを連通させて上記メルト９を開口６から排出す
る。メルト９を排出しながらスライドホード２をさらに
左側へ移動させて、第３図（ｃ）に示すように、次の開
口部８と貫通孔５の上部とを連通させて、メルト１０を
貫通孔５内に導入する。そして、メルト９による結晶成
長を行った基板Ａ、Ｂ上に、さらにメルト１０による結
晶成長を行う。このように、ｎ番目のメルトによる結晶
成長を行った後、（ｎ＋１）番目のメルトによる結晶成
長を行って、次々と結晶層を積層していく。 このように基板立て置き型液相エピタキシャル成長装置
は、貫通孔５の複数の壁面に半導体基板Ａ、Ｂを装着で
きるので、半導体基板を水平に置くいわゆる基板横置き
型液相エピタキシャル成長装置に比して、１バツチ当た
りの基板の処理枚数を大幅に増やすことかできる。
ところで、基板横置き型液晶エピタキシャル成長装置の
場合、知られているように１つのメルトによる結晶成長
を行った後、結晶成長面上のメルトをぬぐい取ってから
次のメルトによる結晶成長を行うことができる。したが
って、基板上の再析出結晶等の残渣を除去して電気的な
特性不良か生しるのを防止することができる。しかしな
がら、上記基板立て置き型の液晶エピタキノヤル成長装
置は、メルトを底板３の１つの開口６を通して自然落下
させているだけてあり、基板Ａ、Ｂの表面に残渣か付着
しｒ二ままて次のメルトによる結晶成長を行っている。 このため、電気的特性不良か生しるという問題かある。 特に、貫通孔５の壁面５ａ側と壁面５ｂ側とて排出時に
メルトの流れか異なり、この結果基板Ａ、Ｂ間で残渣の
付着量に差か生しる。このため、第２図中に○印で示す
ように、基板Ａ、ＢかＧａＡ（２Ａｓ、ＧａＡｓ、Ｇａ
Ｐのうちいずれの半導体からなる場合であっても、壁面
５ａ側の基板Ａの方が壁面５ｂ側の基板Ｂよりも電気的
特性不良率か高くなるという問題がある。 そこて、この発明の目的は、基板の処理枚数が多い基板
立て置き型液相エピタキシャル成長装置てあって、各基
板の残渣の付着量を少ないレベルに抑えることかでき、
したかって各基板の電気的特性不良率を低いレベルにす
ることができる基板立て置き型液相エピタキシャル成長
装置を提供することにある。
場合、知られているように１つのメルトによる結晶成長
を行った後、結晶成長面上のメルトをぬぐい取ってから
次のメルトによる結晶成長を行うことができる。したが
って、基板上の再析出結晶等の残渣を除去して電気的な
特性不良か生しるのを防止することができる。しかしな
がら、上記基板立て置き型の液晶エピタキノヤル成長装
置は、メルトを底板３の１つの開口６を通して自然落下
させているだけてあり、基板Ａ、Ｂの表面に残渣か付着
しｒ二ままて次のメルトによる結晶成長を行っている。 このため、電気的特性不良か生しるという問題かある。 特に、貫通孔５の壁面５ａ側と壁面５ｂ側とて排出時に
メルトの流れか異なり、この結果基板Ａ、Ｂ間で残渣の
付着量に差か生しる。このため、第２図中に○印で示す
ように、基板Ａ、ＢかＧａＡ（２Ａｓ、ＧａＡｓ、Ｇａ
Ｐのうちいずれの半導体からなる場合であっても、壁面
５ａ側の基板Ａの方が壁面５ｂ側の基板Ｂよりも電気的
特性不良率か高くなるという問題がある。 そこて、この発明の目的は、基板の処理枚数が多い基板
立て置き型液相エピタキシャル成長装置てあって、各基
板の残渣の付着量を少ないレベルに抑えることかでき、
したかって各基板の電気的特性不良率を低いレベルにす
ることができる基板立て置き型液相エピタキシャル成長
装置を提供することにある。
【課題を解決するための手段］
上記目的を達成するために、この発明は、成長すべき結
晶の成分元素を含むメルトを溜めるメルト溜とこのメル
ト溜の底面と平行に下方に設けられｆ二底板との間に、
貫通孔を有するスライドホードを配置して、二のスライ
ドボートを摺動さ［゛て、上記メルト溜の底面に設けた
開口と上記貫通孔の上部とを連通させると共に上記貫通
孔の下部を上記底板で塞いで上記メルトを上記貫通孔内
に導入して、上記貫通孔の複数の壁面に装着した半導体
基板上に結晶をエビタキノヤル成長させ、続いて上記ス
ライドホードをさらに摺動させて、上記底板に設けた開
口と上記貫通孔の下部とを連通させて上記メルトを上記
開口から排出するようにした液相エピタキンヤル成長装
置において、上記底板の開口は、上記−つの貫通孔の下
部に同時に連通てきる複数の隙間からなり、上記スライ
ドホードの貫通孔の下部に、このスライドボートの移動
に伴って上記底板の隙間を同時に関し・て同時に塞ぐン
ヤッタ部を有して、上記貫通孔からのメルトを」：記隙
間を通して分散（７て排出するようにしたことを特徴と
している。 【作用］ メルト溜の底面の開口とスライドボートの貫通孔の上部
とを連通させて上記貫通孔内ヘメルトを導入する際に、
底板の複数の隙間は上記貫通孔の下部に設けられたンヤ
ッタ部によって同時に塞がれる。しｆこがって、貫通孔
内はメルトで満たされ、この状態で結晶成長が行われる
。続いて、スライドボートが移動して上記メルト溜の底
面の開口と上記貫通孔の上部とが分離されたとき、上記
底板の複数の隙間は上記ンヤッタ邪によって同時に開か
れる。これにより上記貫通孔内に満たされたメルトは上
記隙間を通して分散して排出される。したがって、メル
トは貫通孔の複数の壁面間で略均−に排出される。この
結果、上記複数の壁面にそれぞれ装着された基板間で、
従来に比して残渣の付着量が均一になる。しかも、複数
の隙間を通しているので、メルトが略完全に排出される
。しにかって、各基板の残渣の付着量が抑えられ、少な
いレベルで揃うことになる。しにかって、各基板の電気
的特性不良率か低いレベルになる。 【実施例】 以下、この発明の液相エピタキノヤル成長装置を実施例
により詳細に説明する。 第１図（ａ）に示すように、この基板立て置き型液相エ
ピタキシャル成長装置は、凹ｆｌＶ！１７を存するメル
ト溜ＩＩと、このメルト溜ＩＩの底面１１ａと平行に下
方に設けられた底板１３と、上記メルト溜１１と底板Ｉ
３との間で摺動するように配置され１こスライドボート
１２を備えている。メルト溜１１の底面１１ａには開口
１８、スライドボート１２には貫通孔（成長室）＋５、
底板１３には上記貫通孔１５の下部に同時に連通し得る
３つの隙間１６ａ、＋６ｂおよび１６ｃをそれぞれ設け
ている。 さらに、上記貫通孔Ｉ５の下部に、ンヤッタ部として、
スライドボート１２の移動に伴って、上記底板１３の隙
間１６ａ、＋６ｂを同時に開いて同時に塞ぐ格子＋２ａ
および＋２ｂを設けている。なお、隙間＋６ｃは、第１
図（ｂ）に示すように、スライドポート底面１２ｃで塞
がれるようになっている。 結晶成長を行う場合、第１図（ａ）に示すように、まず
スライドホード１２の貫通孔１５の壁面１５ａ、＋５ｂ
にそれぞれ半導体基板Ｃ，Ｄを装着する。 そして、メルト溜１１の凹部１７に成長すべき結晶の成
分元素を含むメル［９を入れて、水素雰囲気中で約９０
０℃に昇温しで、所定の時間１こけこの状態を保つ。次
に、第１図（ｂ）に示すように、スライドボート１２を
左側へ移動させる。そして、メルト溜１１の底面１１ａ
に設けた開口１８とスライドボートＩ２の貫通孔１５の
上部とを連通させてメルト１９を貫通孔１５内へ導入す
る。このとき、底板の隙間１６ａ、 Ｉ ６ｂ、 ｌ
６ｃはそれぞれ、格子１２ａ、 Ｉ ２ｂ、スライドボ
ート底面１．２ｃで塞カレる。したかって貫通孔１５内
はメルト１９で満ｒ二される。この状態で降温しながら
、基板ＣＬ〕上に結晶成長を行う。所定の時間か経過し
た後、第１図（Ｃ）に示すように、スライドホード１２
を右側へ移動させる。そして、メルト溜１１の開［］１
８と貫通孔１５の上部とを分離すると共に、底板１３の
隙間１６ａ、１６ｂおよび１６ｃを同時に開；。これに
より、貫通孔１５内に満ｆこされるメルト１９は、隙間
１６ａ、＋６ｂおよび１６ｃを通して分散して排出され
る。したかって、メルｌ−１９は貫通孔１５の壁面１５
ａ、＋５ｂ間て略均−に排出さ、机る。この結果、上記
壁面１５ａ、１５ｂにそれぞと装着され１ニ暴板Ｃ，Ｄ
間で、従来に比して残渣の付着量か均一になる。しかも
、３つの隙間Ｉ６ａ、１６ｂおよび＋６ｃを通している
のて、メルトＩ９か略完全に排出されて、各基板Ｃ，Ｄ
の残渣の付着量か抑えられ、少ないレベルで揃うことに
なる。したがって、第２図中に・印で示すように、基板
Ｃ，ＤがＧａＡＱＡｓ、ＧａＡｓ、ＧａＰのうちいずれ
の半導体からなる場合であっても、各基板Ｃ１Ｄの電気
的特性不良率を低いレベルにすることができる。 なお、第１図ては簡単のため省略しているか、メルト溜
Ｉｔの凹部１７と底板１３の隙間１６ａ１６ｂおよび１
６ｃとは左方向にそれぞれ複数設けることかできる。し
たがって、第３図に示した従来の液相エビタキノヤル装
置と同様に、ｎ番目のメルトによる結晶成長を行った後
、（ｎ＋１）番目のメルトによる結晶成長を行って、次
々と結晶層を積層することができる。
晶の成分元素を含むメルトを溜めるメルト溜とこのメル
ト溜の底面と平行に下方に設けられｆ二底板との間に、
貫通孔を有するスライドホードを配置して、二のスライ
ドボートを摺動さ［゛て、上記メルト溜の底面に設けた
開口と上記貫通孔の上部とを連通させると共に上記貫通
孔の下部を上記底板で塞いで上記メルトを上記貫通孔内
に導入して、上記貫通孔の複数の壁面に装着した半導体
基板上に結晶をエビタキノヤル成長させ、続いて上記ス
ライドホードをさらに摺動させて、上記底板に設けた開
口と上記貫通孔の下部とを連通させて上記メルトを上記
開口から排出するようにした液相エピタキンヤル成長装
置において、上記底板の開口は、上記−つの貫通孔の下
部に同時に連通てきる複数の隙間からなり、上記スライ
ドホードの貫通孔の下部に、このスライドボートの移動
に伴って上記底板の隙間を同時に関し・て同時に塞ぐン
ヤッタ部を有して、上記貫通孔からのメルトを」：記隙
間を通して分散（７て排出するようにしたことを特徴と
している。 【作用］ メルト溜の底面の開口とスライドボートの貫通孔の上部
とを連通させて上記貫通孔内ヘメルトを導入する際に、
底板の複数の隙間は上記貫通孔の下部に設けられたンヤ
ッタ部によって同時に塞がれる。しｆこがって、貫通孔
内はメルトで満たされ、この状態で結晶成長が行われる
。続いて、スライドボートが移動して上記メルト溜の底
面の開口と上記貫通孔の上部とが分離されたとき、上記
底板の複数の隙間は上記ンヤッタ邪によって同時に開か
れる。これにより上記貫通孔内に満たされたメルトは上
記隙間を通して分散して排出される。したがって、メル
トは貫通孔の複数の壁面間で略均−に排出される。この
結果、上記複数の壁面にそれぞれ装着された基板間で、
従来に比して残渣の付着量が均一になる。しかも、複数
の隙間を通しているので、メルトが略完全に排出される
。しにかって、各基板の残渣の付着量が抑えられ、少な
いレベルで揃うことになる。しにかって、各基板の電気
的特性不良率か低いレベルになる。 【実施例】 以下、この発明の液相エピタキノヤル成長装置を実施例
により詳細に説明する。 第１図（ａ）に示すように、この基板立て置き型液相エ
ピタキシャル成長装置は、凹ｆｌＶ！１７を存するメル
ト溜ＩＩと、このメルト溜ＩＩの底面１１ａと平行に下
方に設けられた底板１３と、上記メルト溜１１と底板Ｉ
３との間で摺動するように配置され１こスライドボート
１２を備えている。メルト溜１１の底面１１ａには開口
１８、スライドボート１２には貫通孔（成長室）＋５、
底板１３には上記貫通孔１５の下部に同時に連通し得る
３つの隙間１６ａ、＋６ｂおよび１６ｃをそれぞれ設け
ている。 さらに、上記貫通孔Ｉ５の下部に、ンヤッタ部として、
スライドボート１２の移動に伴って、上記底板１３の隙
間１６ａ、＋６ｂを同時に開いて同時に塞ぐ格子＋２ａ
および＋２ｂを設けている。なお、隙間＋６ｃは、第１
図（ｂ）に示すように、スライドポート底面１２ｃで塞
がれるようになっている。 結晶成長を行う場合、第１図（ａ）に示すように、まず
スライドホード１２の貫通孔１５の壁面１５ａ、＋５ｂ
にそれぞれ半導体基板Ｃ，Ｄを装着する。 そして、メルト溜１１の凹部１７に成長すべき結晶の成
分元素を含むメル［９を入れて、水素雰囲気中で約９０
０℃に昇温しで、所定の時間１こけこの状態を保つ。次
に、第１図（ｂ）に示すように、スライドボート１２を
左側へ移動させる。そして、メルト溜１１の底面１１ａ
に設けた開口１８とスライドボートＩ２の貫通孔１５の
上部とを連通させてメルト１９を貫通孔１５内へ導入す
る。このとき、底板の隙間１６ａ、 Ｉ ６ｂ、 ｌ
６ｃはそれぞれ、格子１２ａ、 Ｉ ２ｂ、スライドボ
ート底面１．２ｃで塞カレる。したかって貫通孔１５内
はメルト１９で満ｒ二される。この状態で降温しながら
、基板ＣＬ〕上に結晶成長を行う。所定の時間か経過し
た後、第１図（Ｃ）に示すように、スライドホード１２
を右側へ移動させる。そして、メルト溜１１の開［］１
８と貫通孔１５の上部とを分離すると共に、底板１３の
隙間１６ａ、１６ｂおよび１６ｃを同時に開；。これに
より、貫通孔１５内に満ｆこされるメルト１９は、隙間
１６ａ、＋６ｂおよび１６ｃを通して分散して排出され
る。したかって、メルｌ−１９は貫通孔１５の壁面１５
ａ、＋５ｂ間て略均−に排出さ、机る。この結果、上記
壁面１５ａ、１５ｂにそれぞと装着され１ニ暴板Ｃ，Ｄ
間で、従来に比して残渣の付着量か均一になる。しかも
、３つの隙間Ｉ６ａ、１６ｂおよび＋６ｃを通している
のて、メルトＩ９か略完全に排出されて、各基板Ｃ，Ｄ
の残渣の付着量か抑えられ、少ないレベルで揃うことに
なる。したがって、第２図中に・印で示すように、基板
Ｃ，ＤがＧａＡＱＡｓ、ＧａＡｓ、ＧａＰのうちいずれ
の半導体からなる場合であっても、各基板Ｃ１Ｄの電気
的特性不良率を低いレベルにすることができる。 なお、第１図ては簡単のため省略しているか、メルト溜
Ｉｔの凹部１７と底板１３の隙間１６ａ１６ｂおよび１
６ｃとは左方向にそれぞれ複数設けることかできる。し
たがって、第３図に示した従来の液相エビタキノヤル装
置と同様に、ｎ番目のメルトによる結晶成長を行った後
、（ｎ＋１）番目のメルトによる結晶成長を行って、次
々と結晶層を積層することができる。
以上より明らかなように、この発明の基板室て置き型の
液相エピタキノヤル成長装置は、スライドボートの貫通
孔に同時に連通できる複数の隙間を底板に設けると共に
、上記スライドホードの貫通孔の下部にこのスライドボ
ートの移動に伴って上記底板の隙間を同時に開いて同時
に塞ぐンヤッタ部を設けているので、上記貫通孔からの
メルトを上記隙間を通して分散して排出することができ
る。したがって、各基板の残渣の付着最を少ないレベル
に抑えることかでき、各基板の電気的特性不良率を低い
レベルにすることができる。
液相エピタキノヤル成長装置は、スライドボートの貫通
孔に同時に連通できる複数の隙間を底板に設けると共に
、上記スライドホードの貫通孔の下部にこのスライドボ
ートの移動に伴って上記底板の隙間を同時に開いて同時
に塞ぐンヤッタ部を設けているので、上記貫通孔からの
メルトを上記隙間を通して分散して排出することができ
る。したがって、各基板の残渣の付着最を少ないレベル
に抑えることかでき、各基板の電気的特性不良率を低い
レベルにすることができる。
【図面の簡単な説明】
第１図、第３図はそれぞれこの発明の一実施例の基板室
て置き型液晶エピタキシャル成長装置、従来の基板室て
置き型液晶エピタキシャル成長装置を用いて結晶成長を
行う工程を示す図、第２図は上記各液相エピタキシャル
成長装置を用いて結晶成長を行った半導体基板の電気的
特性不良率を示す図である。 １１ メルト溜、１２ ・スライドホード、Ｉ ２ａ、
Ｉ ２ｂ＝格子、１３ 底板、１４ ・スライド用石
英棒、１１貫通孔、１６ａ、 Ｉ ６ｂ、 Ｉ ６ｃｍ
隙間、１７・・凹部、１８・・・開口、１９・・・メル
ト、 Ｃ，Ｄ・・半導体基板。
て置き型液晶エピタキシャル成長装置、従来の基板室て
置き型液晶エピタキシャル成長装置を用いて結晶成長を
行う工程を示す図、第２図は上記各液相エピタキシャル
成長装置を用いて結晶成長を行った半導体基板の電気的
特性不良率を示す図である。 １１ メルト溜、１２ ・スライドホード、Ｉ ２ａ、
Ｉ ２ｂ＝格子、１３ 底板、１４ ・スライド用石
英棒、１１貫通孔、１６ａ、 Ｉ ６ｂ、 Ｉ ６ｃｍ
隙間、１７・・凹部、１８・・・開口、１９・・・メル
ト、 Ｃ，Ｄ・・半導体基板。
Claims (1)
- （１）成長すべき結晶の成分元素を含む融液を溜めるメ
ルト溜とこのメルト溜の底面と平行に下方に設けられた
底板との間に、貫通孔を有するスライドボートを配置し
て、このスライドボートを摺動させて、上記メルト溜の
底面に設けた開口と上記貫通孔の上部とを連通させると
共に上記貫通孔の下部を上記底板で塞いで上記融液を上
記貫通孔内に導入して、上記貫通孔の複数の壁面に装着
した半導体基板上に結晶をエピタキシャル成長させ、続
いて上記スライドボートをさらに摺動させて、上記底板
に設けた開口と上記貫通孔の下部とを連通させて上記融
液を上記開口から排出するようにした液相エピタキシャ
ル成長装置において、上記底板の開口は、上記一つの貫
通孔の下部に同時に連通できる複数の隙間からなり、 上記スライドボートの貫通孔の下部に、このスライドボ
ートの移動に伴って上記底板の隙間を同時に開いて同時
に塞ぐシャッタ部を有して、上記貫通孔からの融液を上
記隙間を通して分散して排出するようにしたことを特徴
とする液相エピタキシャル装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11804590A JPH0414816A (ja) | 1990-05-08 | 1990-05-08 | 液相エピタキシャル成長装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11804590A JPH0414816A (ja) | 1990-05-08 | 1990-05-08 | 液相エピタキシャル成長装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0414816A true JPH0414816A (ja) | 1992-01-20 |
Family
ID=14726667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11804590A Pending JPH0414816A (ja) | 1990-05-08 | 1990-05-08 | 液相エピタキシャル成長装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0414816A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002274993A (ja) * | 2001-03-22 | 2002-09-25 | Dowa Mining Co Ltd | 液相エピタキシャル成長装置及び液相エピタキシャル成長方法。 |
-
1990
- 1990-05-08 JP JP11804590A patent/JPH0414816A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002274993A (ja) * | 2001-03-22 | 2002-09-25 | Dowa Mining Co Ltd | 液相エピタキシャル成長装置及び液相エピタキシャル成長方法。 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009076805A (ja) | 基板搬送装置及びダウンフロー制御方法 | |
| JP4210136B2 (ja) | 基板収納用カセット | |
| KR100646912B1 (ko) | 기판처리방법 및 기판처리장치 | |
| TWI802690B (zh) | 基板處理裝置及半導體裝置的製造方法以及記錄媒體 | |
| JP4403882B2 (ja) | 成膜システム | |
| JP2004332117A (ja) | スパッタリング方法、基板保持装置、スパッタリング装置 | |
| TWI871323B (zh) | 多層培養容器 | |
| JPH0959776A (ja) | スパッタリング方法、及び基板保持装置 | |
| JP2001316871A5 (ja) | ||
| JP2885268B2 (ja) | 液相成長方法及び装置 | |
| JPS58120600A (ja) | ３―ｖ族化合物半導体のエピタキシカル成長方法 | |
| JPH058154B2 (ja) | ||
| JP3154527B2 (ja) | 液相エピタキシャル成長装置および方法 | |
| JP2016119436A (ja) | 基板処理装置及び基板処理方法並びに基板処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体 | |
| JP3985925B2 (ja) | 基板処理装置 | |
| JPH02157185A (ja) | 液相エピタキシヤル成長方法及び成長装置 | |
| JP3504523B2 (ja) | 液相エピタキシャル成長装置 | |
| JP2919157B2 (ja) | 半導体製造装置 | |
| JP4019133B2 (ja) | 液相エピタキシャル成長方法及びその装置 | |
| JPH10163160A (ja) | 基板処理方法およびその装置 | |
| JPH11287998A (ja) | 予備脱泡および脱ガス機能を有する液晶注入装置 | |
| JPS5891099A (ja) | 縦型液相エピタキシヤル成長装置 | |
| JP3073870B2 (ja) | 半導体液相エピタキシャル装置 | |
| JP2001319896A (ja) | 半導体装置の製造方法 | |
| JPH0445238Y2 (ja) |