JPH04148257A

JPH04148257A - 情報処理装置

Info

Publication number: JPH04148257A
Application number: JP2272507A
Authority: JP
Inventors: Nobuo Ariga; 信雄有賀; Akira Sano; 昭佐野; Yuichi Shiraishi; 裕一白石
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1990-10-12
Filing date: 1990-10-12
Publication date: 1992-05-21
Also published as: KR950013262B1; KR920008603A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】Ａ、産業上の利用分野本発明は情報処理装置の内蔵ハード・ディスク記憶装置
などの内部記憶装置に対するアクセスを制限する技術に
係り、更に詳しくは、汎用インターフェース機構成は標
準インターフニス機構が備えられた情報処理装置におい
て前記標準インターフェース機構を介しての外部からの
前記内部記憶装置へのアクセスに対する保護機構に関す
る。

Ｂ、　ｆ末技術将来の拡張性を確保し、リソースの有効利用を図る等の
ため、パーソナル・コンピュータに標準インターフェー
ス機構が備えられる場合がある。

第３図には、このような場合の従来構造が示されている
。図中、パーソナル・コンピュータ１の中央処理部２に
は標準インターフェイス部３が備えられ、また、ハード
・ディスク記憶装置、光デイスク記憶装置等の内蔵記憶
装置４にも標準インターフェース部５が備えられている
。標準インターフェース部３および５にはバス６が接続
され、このバス６には別のパーソナル・コンピュータ１
１が標準インターフェース部１２を介して接続可能にな
っている。また、パーソナル・コンピュータ１には電源
７が備えられ、電源スイッチ七オンにすれば中央処理部
２及び記憶装置４には必要な電源が与えられるようにな
っている。

ところで、このような従来構造にあっては、パーソナル
・コンピュータ１による内部記憶装置４の読み書き操作
に対しては何らかの機密情報保護対策が備えられている
場合であっても、別のパーソナル・コンピュータ１１を
バス６を介して記憶装置４に接続すれば、この別のパー
ソナル・コンピュータ１１から内部記憶装置４の内容を
容易に読み書きできてしまうものであった。

Ｃ１発明が解決しようとするＳ題本発明の目的は、標準インターフェース機構を備えたパ
ーソナル・コンピュータ等の情報処理装置において、内
部の記憶装置へのアクセス保護機能を付加することであ
る。

Ｄ、　１１題を解決するための手段本発明は、標準インターフェース部を介してアクセス可
能な記憶装置を有する情報処理装置において、前記記憶
装置への前記標準インターフェース部を介してのアクセ
スを禁止するための手段を設けることにより、たとえ前
記標準インターフェース部に別の情報処理装置を接続し
ても、前記手段の働きにより、前記記憶装置に前記別の
情報処理装置からアクセス↑きないようにした。

Ｅ、実施例第１図には、本発明の一実施例が示されている。図中、
本発明に係る情報処理装置としての第１のパーソナル・
コンピュータ２１は中央処理部２２を有し、中央処理部
２２は標準インターフェース２３を介してバス２４に接
続されている。また、第１のパーソナル・コンピュータ
２１は記憶装置２５を有し、記憶装置２５は標準インタ
ーフェース部２６を介してバス２４に接続されている。

中央処理部２２及び記憶装置２５には電源スィッチ２８
の操作により電源２７から必要な電源が与えられる。更
に、第１のパーソナル・コンピュータ２１はキー入力装
置３１を備えている。

標準インターフェース部２３及び２６とバス２４は、例
えば、ＳＣＳＩ（Ｓｍａｌｌ　Ｃｏｍｐｕｔｅｒ　Ｓｙ
ｓｔｅｍ　Ｉｎｔｅｒｆａｃｅ）等の標準規格に従う構
造を有している。バス２４は、制衝信号線２４Ａを含む
複数本の信号線と、その他の信号線２４Ｂに含まれる複
数本のデータ信号線と、を有している。

制御線２４Ａによりリセット信号が送信される。このリ
セット信号を受信した標準インターフェース部は、当該
標準インターフェース部が債えられている装置をリセッ
ト状態にする。従って、標準インターフェース部２６が
リセット信号を受信している間は記憶装置２５はリセッ
ト状態になっておりアクセス不能である。

標準インターフェース部２３及び２６とバス２４が５Ｃ
ＳＩの規格に従う構造を有している場合は、バス２４は
９本の制御信号線と９本のデータ信号線（１本のデータ
用パリティ信号線を含む。）の合計１８本の信号線から
成り、制御信号線２４Ａは前記９本の制御線の内の１本
である。ＳＣＳ　Ｉの規定では、リセット信号を検出し
た装置はバスの使用を止めて初期試態即ちリセット状態
になりアクセス不能となる。中央処理装置２２が記憶装
置２５にアクセスする場合は、標準インターフェース部
２３と標準インターフェース部２６との間でデータ要求
信号（Ｒｅｑｕｅｓｔ信号或はＲＥＤ信号）と確認信号
（Ａｃｋｎｏｗｌｅｄｇｅ信号或はＡＣＫ信号）とが交
信されるとともに、中央処理部２３及び記憶装置２５以
外にバス２４に標準インターフェース部を介して接続さ
れている装置、例えば、第１図中の第２のパーソナル・
コンピュータ１１の標準インターフェース部１２に対し
ては標準インターフェース部２３からリセット信号が送
られる。

第１のパーソナル・コンピュータ２１は、記憶装置２５
へのアクセスを禁止する手段としてのプロテクト信号発
生回路５１を有している。プロテクト信号発生回路５１
はパスワード・メモリ５２、キー入力ラッチ５３、及び
比較回路５４を有し、キー入力手段３１によりキー入力
されたパスワードはキー入力ラッチ５３に保持され、パ
スワード・メモリ５２に予め記憶されている所定のパス
ワードと比較回路５４により比較される。キー入力ラッ
チ５３の保持する内容とパスワード・メモリ５２の記憶
内容とが一致しないときは比較回路５４はその出力１ｉ
１５５上にプロテクト信号を発生する。

標準インターフェース部２６にリセット信号を与える制
御信号線２４ＡにはＯＲ回路５６が設けられている。Ｏ
Ｒ回路５６の２入力の一方は制御信号線２４Ａであり、
他方は比較回ｕ５４の出力Ｉ＆１ｉＩ５５であり、また
、ＯＲ回路５６の出力線は標準インターフニス部２６に
接続されている。

プロテクト信号もリセット信号も回路上は区別のないも
のである。従って、パスワードの不一致によりプロテク
ト信号が比較回路５４から発生している間は、リセット
信号が標準インターフェース部２６に対して発せられて
いるか否かに拘わらず、標準インターフェース部２６は
リセット信号を受付けていることになり、記憶装置２５
はアクセス不能となる。

このような本実施例によれば、電源スィッチ２８を操作
すれば記憶装置２５に電源が与えられるような構成であ
っても、正しいパスワードがキー入力されない限り、第
２のパーソナル・コンピュータ１１から記憶装置２５を
アクセスすることができない。

また、プロテクト信号が発生することによりアクセスが
出来なくなるのは記憶装置２５だけであり、パス２４に
接続される他の装置に対する影響がない。

尚、前記実施例ではパスワードを比較回路５４により検
査するものであったが、中央処理部２２のプログラムに
よりパスワードの検査を行ってもよい。

第２図には、中央処理部２２のプログラムによりパスワ
ードの検査を行うような実施例のフロー・チャートが示
されている。この実施例でもパスワードが正しく入力さ
れない限り、ＯＲ回路５６ヘプロテクト信号が与えられ
る。また、この実施例ではパスワードはパワー・オン・
パスワードである。ここで、パワー・オン・パスワード
とは電源立ち上げ後に要求されるパスワードであり、こ
のパスワードが正しく入力されない限り、以後のキー入
力が有効とならないものであり、第１のパーソナル・コ
ンピュータ２１の不正使用に対する保護のために利用さ
れる。このような実施例によれば、パワー・オン・パス
ワードが、記憶装置２５の外部からのアクセスに対する
保護のためのパスワードを兼ねており、便利である。

また、パスワードの検査によりリセット信号を生じさせ
る場合に限らず、機械的な鍵を解錠しない限りリセット
信号を生じさせてもよい。また、内蔵される記憶装置は
複数であってもよい。

また、リセット信号によりアクセスを禁止する場合に限
らず、アクセスを禁止する或は許可するためのその地の
制御信号を標準インターフェース部２６に与え或は与え
ないことにより、標準インターフェース部２６を介して
のアクセスを禁止してもよい。例えば、　ＡＣＫ信号を
受信しなけばデータ信号の交信ができない場合には、　
ＡＣＫ信号の標準インターフェース部２６への受信を阻
止することによりアクセスを禁止してもよい。

更に、本発明が適用されるのは標準インターフェースが
ＳＣＳ　Ｉである場合に限られず、他の標準インターフ
ェースであってもよい。

Ｆ１発明の効果本発明によれば、標準インターフェース機構を債えたパ
ーソナル・コンピュータ等の情報処理装置において、内
部の記憶装置へのアクセス保護機能を付加することがで
きる。

【図面の簡単な説明】

第１図は本発明に係る情報処理装置の一実施例の構造を
示すブロック図、第２図は前記以外の実施例の操作を示
すフロー・チャート、第３図は従来の情報処理装置の構
造を示すブロック図である。２１・・・情報処理装置としての第１のパーソナル・コ
ンピュータ、２２・・・中央処理部、２３・・・標準イ
ンターフェース部、２４・・・パス、２４Ａ・・・制御
信号線、２５・・・記憶装置、２６・・・標準インター
フェース部、２７・・・電源、２８・・・電源スィッチ
、３１・・・キー入力装置、５１・・・記憶装置へのア
クセスを禁止する手段としてのプロテクト信号発生回路
、５２・・・パスワード・メモリ、５３・・・キー入力
ラッチ、５４・・・比較回路、５５・・・出力線。出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション

Claims

【特許請求の範囲】

（１）標準インターフェース部を介してアクセス可能な
記憶装置を有する情報処理装置であって、前記記憶装置
への前記標準インターフェース部を介してのアクセスを
禁止するための手段を有する情報処理装置。
（２）前記標準インターフェース部は、所定の制御信号
の交信後にデータ信号の交信が許可されるよう構成され
、前記手段は前記所定の制御信号の交信を阻止すること
によりアクセスを禁止する、請求項（１）に記載の情報
処理装置。
（３）前記標準インターフェース部は、データ信号の交
信を禁止するための制御信号を受付けるよう構成され、
前記手段は前記制御信号を前記標準インターフェース部
に与えることによりアクセスを禁止する、請求項（１）
に記載の情報処理装置。
（４）前記制御信号は前記記憶装置をリセット状態にさ
せるリセット信号である、請求項（３）に記載の情報処
理装置。
（５）前記手段は、キー入力されたパスワードが予め内
部に記憶されたパスワードに等しいか否かに応じて前記
リセット信号を前記標準インターフェース部に与える、
請求項（４）に記載の情報処理装置。
（６）中央処理部と、前記中央処理部のための標準イン
ターフェース部と、記憶装置と、前記記憶装置のための
標準インターフェース部と、キー入力手段と、キー入力
されたパスワードが所定のパスワードに等しいか否かに
応じて前記記憶装置のための標準インターフェース部を
介しての前記記憶装置へのアクセスを禁止する手段と、
を有し、前記標準インターフェース部は前記記憶装置を
リセット状態にさせるリセット信号を受付けるよう構成
され、前記アクセスを禁止する手段は前記リセット信号
を前記標準インターフェース部に与えることによりアク
セスを禁止する、情報処理装置。
（７）前記パスワードは、正しく入力された場合に限り
以後のキー入力が有効になるパワー・オン・パスワード
である、請求項（６）に記載の情報処理装置。