JPH0414917Y2 - - Google Patents

Info

Publication number
JPH0414917Y2
JPH0414917Y2 JP1985156035U JP15603585U JPH0414917Y2 JP H0414917 Y2 JPH0414917 Y2 JP H0414917Y2 JP 1985156035 U JP1985156035 U JP 1985156035U JP 15603585 U JP15603585 U JP 15603585U JP H0414917 Y2 JPH0414917 Y2 JP H0414917Y2
Authority
JP
Japan
Prior art keywords
internal electrodes
annular
sintered body
external electrode
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1985156035U
Other languages
Japanese (ja)
Other versions
JPS6263923U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1985156035U priority Critical patent/JPH0414917Y2/ja
Publication of JPS6263923U publication Critical patent/JPS6263923U/ja
Application granted granted Critical
Publication of JPH0414917Y2 publication Critical patent/JPH0414917Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)

Description

【考案の詳細な説明】[Detailed explanation of the idea]

(産業上の利用分野) この考案は、環状の積層コンデンサ、特にマイ
クロモータのノイズ消去などに利用される環状の
積層コンデンサに関する。 (従来技術) 従来から、誘電体磁器を使用したリングコンデ
ンサは、マイクロモータのノイズ成分を除去する
ために利用されている。しかし、このリングコン
デンサ1では、第4A図および第4B図に示すよ
うに、リング状誘電体磁器2の主面にだけ分割電
極3が形成されているので、その対向面積が限ら
れ、大きな静電容量が得られない。 そこで、この欠点を補うものとして、第5A図
および第5B図に示すような半導体磁器を用いた
リングコンデンサ6が提案された。このリングコ
ンデンサ6は、その表面に誘電体層7が形成され
た半導体磁器からなるリング状基板8の一方の主
面に、分割電極9を形成したものである。 また、通常の積層コンデンサのような電極の配
列をしたものも存在する。 (考案が解決しようとする問題点) しかしながら、第5A図および第5B図に図示
した、リングコンデンサ6のように半導体磁器を
用いると、等価直列抵抗(ESR)が大きくなる
ため、高周波数特性が劣ることになる。 また、対向面積を増すために内部電極を通常の
積層コンデンサのように配列するならば、奇数個
の電極数を必要とする場合、たとえば上部の電極
どうしでシヨートしたりする等の不具合が生じ、
奇数個の電極数には対応できなくなる。 それゆえに、この考案の主たる目的は、容量が
大きくかつ周波数特性の良好なリング状の積層コ
ンデンサを提供することである。 さらに、この考案によれば、電極間に生じる浮
遊容量が極めて小さくなる。 (問題点を解決するための手段) この考案は、環状の磁器誘電体層が内部電極を
介在した状態で複数層積層されて一体に焼結され
た環状積層焼結体を含む積層コンデンサであつ
て、内部電極は少なくとも3つ以上、積層された
磁器誘電体層の厚み方向に間隔を隔てて、隣接す
る内部電極の端部が互いに重なり合う部分を持つ
て積層されており、内部電極は、磁器誘電体層が
積層された厚み方向でみてらせん状に配列され、
内部電極は、円弧状に形成され、その円弧状部の
外周縁および内周縁の一方または双方に、外部電
極に接続される引き出し部が形成され、内部電極
のそれぞれに電気接続される外部電極が積層焼結
体に形成され、さらに外部電極は、環状積層焼結
体の内周端面および外周端面のうち一方または双
方に形成されているとともに、環状積層焼結体の
上下主表面のうち一方または双方にまで導出して
形成される、積層コンデンサである。 (考案の効果) この考案によれば、磁器誘電体を用いるので、
等価直列抵抗が半導体素子を用いる場合より小さ
くなる。このため、高周波数特性に優れたものを
得ることができる。しかも、内部電極が少なくと
も3つ以上厚み方向に間隔を隔ててかつその端部
が互いに重なり合うように積層されていることに
よつて、電極の対向面積が大きくなり、これによ
り大容量が得られ、複数個の電極を形成すること
ができる。 この考案の上述の目的、その他の目的、特徴お
よび利点は、図面を参照して行なう以下の実施例
の詳細な説明から一層明らかとなろう。 (実施例) 第1A図は、この考案の一実施例を示す分解斜
視図であり、第1B図は、その一部を分解した斜
視図であり、第1C図は、その斜視図である。 この環状の積層コンデンサ10は、同じ大きさ
の環状の複数の誘電体層を含む。この誘電体層
は、内部電極が形成されていない誘電体層11と
内部電極が形成された誘電体層12の2種類から
なる。 誘電体層12の主面に形成された内部電極13
は、円弧状で、その外周部分に、前記誘電体層の
外周端縁にまで達していて、後述する外部電極1
4に導電接続される部分である引き出し部分13
aを有している。 この実施例においては、内部電極13が形成さ
れた誘電体層12を3つ1組として、内部電極1
3を上面にして誘電体層12の厚み方向に多数組
積層することによつて形成されている。 すなわち、内部電極13が形成された誘電体層
12の上には、別の内部電極13が形成された誘
電体層12が、その内部電極13が誘電体層12
を介在して次々積層され、誘電体層、内部電極、
誘電体層……と配列されている。 この場合、上中下の内部電極13が形成された
誘電体層12は、隣接して積層される誘電体層1
2の引き出し部分13aと他方の誘電体層12の
引き出し部分13aとが、120°の角度をもつて、
3方向向きに配列され、内部電極13の円弧状部
分は、積層された厚み方向に向かつてみたとき順
次右巻きらせん状に配列されて、円弧状部分の両
端近傍において、重なる部分を有するように配列
される。したがつて、外部電極14に接続される
引き出し部分13aは、誘電体層12の3枚目ご
とにおいて同一方向を向き、その向きは、120°ご
とに3方向となる。こうして、3つ1組とした誘
電体層12は、前記したように複数組積層され、
その最上面と最下面には、前記した内部電極が形
成されていない誘電体層11が、複数個誘電体層
12の厚み方向に積層され、全体として環状積層
焼結体をなしている。 そして、環状積層焼結体の外周端面に形成され
る3つの外部電極14と、それぞれ同一方向を向
いた引き出し部分13aとが接続される。さら
に、環状積層焼結体の上面および下面の一方また
は双方にも、図示した状態では上面にも、外部電
極14aが形成されている。 実験例 BaTiO3 87モル%、BaZrO3 13モル%から
なる組成物で、環状コンデンサの誘電体層を形成
する誘電体グリーンシートを形成した。 そして、これらの誘電体グリーンシート15の
主面中央に、内部電極13の材料となるPdペー
ストを、第2図で示すように、外径12mm、内径10
mm、引き出し部分13aを長さ1mmの大きさで、
A,B,Cのような3種類のパターンにして印刷
した。 このグリーンシートを、前記実施例で述べた配
列で、A,B,C,A……A,の順序にして31枚
積み重ね、さらに、上下にこのPdペーストを印
刷していない誘電体グリーンシートを、上下それ
ぞれ10枚ずつ積み重ねた。 次に、この積み重ねられたグリーンシートを、
40℃、5t/cm2の条件下で、圧着を15秒ずつ上下2
回行なつた。 次に、この積層物を、外径13mm、内径9mmの環
状にカツテイングをし、第1A図で示すような形
状に成型する。 このカツテイングにより、外部電極に接続され
る引き出し部分13aが、その先端において、誘
電体グリーンシートからなる誘電体層の外周面に
位置することとなる。 次に、カツテイングされた積層物を、1350℃で
時間焼成し、引き出し部分13aを含む環状の誘
電体層の端面の外部電極部分に、銀ペーストを塗
布して、再び800℃にて焼き付け外部電極を形成
した。 得られた積層コンデンサの特性を、半導体磁器
を用いたリングコンデンサとともに、比較した結
果を、次表に示す。
(Industrial Application Field) This invention relates to an annular multilayer capacitor, particularly an annular multilayer capacitor used for noise cancellation in a micromotor. (Prior Art) Ring capacitors using dielectric ceramics have conventionally been used to remove noise components from micromotors. However, in this ring capacitor 1, as shown in FIGS. 4A and 4B, the divided electrodes 3 are formed only on the main surface of the ring-shaped dielectric ceramic 2, so the opposing area is limited and a large static Capacity cannot be obtained. In order to compensate for this drawback, a ring capacitor 6 using semiconductor ceramics as shown in FIGS. 5A and 5B has been proposed. This ring capacitor 6 has a divided electrode 9 formed on one main surface of a ring-shaped substrate 8 made of semiconductor ceramic on which a dielectric layer 7 is formed. There are also capacitors with electrodes arranged like normal multilayer capacitors. (Problems to be solved by the invention) However, when semiconductor ceramics are used as in the ring capacitor 6 shown in FIGS. 5A and 5B, the equivalent series resistance (ESR) increases, resulting in poor high frequency characteristics. It will be inferior. Furthermore, if the internal electrodes are arranged like a normal multilayer capacitor in order to increase the opposing area, if an odd number of electrodes are required, problems may occur, such as the upper electrodes being shot together.
It becomes impossible to deal with an odd number of electrodes. Therefore, the main purpose of this invention is to provide a ring-shaped multilayer capacitor with large capacitance and good frequency characteristics. Furthermore, according to this invention, the stray capacitance generated between the electrodes becomes extremely small. (Means for Solving the Problems) This invention is a multilayer capacitor including an annular laminate sintered body in which a plurality of annular ceramic dielectric layers are laminated with internal electrodes interposed and sintered together. At least three internal electrodes are stacked at intervals in the thickness direction of the laminated ceramic dielectric layers, with the ends of adjacent internal electrodes overlapping each other, and the internal electrodes are made of ceramic dielectric layers. The dielectric layers are arranged in a spiral shape when viewed in the thickness direction,
The internal electrode is formed in an arc shape, and a lead-out portion connected to the external electrode is formed on one or both of the outer peripheral edge and the inner peripheral edge of the arc-shaped portion, and the external electrode is electrically connected to each of the internal electrodes. The external electrode is formed on the laminated sintered body, and the external electrode is formed on one or both of the inner peripheral end face and the outer peripheral end face of the annular laminated sintered body, and on one or both of the upper and lower main surfaces of the annular laminated sintered body. This is a multilayer capacitor that is formed by extending it to both sides. (Effect of the invention) According to this invention, since a porcelain dielectric is used,
The equivalent series resistance is smaller than when using semiconductor elements. Therefore, it is possible to obtain a device with excellent high frequency characteristics. Moreover, by stacking at least three internal electrodes at intervals in the thickness direction and with their ends overlapping each other, the facing area of the electrodes becomes large, and a large capacity is thereby obtained. Multiple electrodes can be formed. The above objects, other objects, features and advantages of the present invention will become more apparent from the following detailed description of embodiments with reference to the drawings. (Example) Fig. 1A is an exploded perspective view showing an embodiment of this invention, Fig. 1B is a partially exploded perspective view thereof, and Fig. 1C is a perspective view thereof. This annular multilayer capacitor 10 includes a plurality of annular dielectric layers of the same size. This dielectric layer consists of two types: a dielectric layer 11 on which no internal electrodes are formed and a dielectric layer 12 on which internal electrodes are formed. Internal electrode 13 formed on the main surface of dielectric layer 12
has a circular arc shape, and its outer peripheral portion reaches the outer peripheral edge of the dielectric layer, and has an external electrode 1, which will be described later.
The drawer portion 13 is a portion conductively connected to 4.
It has a. In this embodiment, a set of three dielectric layers 12 on which internal electrodes 13 are formed is used.
It is formed by stacking a large number of sets in the thickness direction of the dielectric layer 12 with the dielectric layer 12 facing upward. That is, on the dielectric layer 12 on which the internal electrode 13 is formed, there is a dielectric layer 12 on which another internal electrode 13 is formed, and the internal electrode 13 is placed on the dielectric layer 12 on which the internal electrode 13 is formed.
are laminated one after another with dielectric layers, internal electrodes,
A dielectric layer... is arranged. In this case, the dielectric layer 12 on which the upper, middle, and lower internal electrodes 13 are formed is different from the dielectric layer 1 laminated adjacent to it.
2 and the other dielectric layer 12 have an angle of 120°,
The arcuate portions of the internal electrodes 13 are arranged in three directions, and when viewed in the stacked thickness direction, are sequentially arranged in a right-handed spiral shape, with overlapping portions near both ends of the arcuate portions. Arranged. Therefore, the extended portions 13a connected to the external electrodes 14 are oriented in the same direction for every third dielectric layer 12, and the directions are oriented in three directions every 120 degrees. In this way, a plurality of sets of three dielectric layers 12 are laminated as described above,
A plurality of dielectric layers 11 on which the internal electrodes described above are not formed are laminated in the thickness direction of the dielectric layers 12 on the uppermost and lowermost surfaces, forming an annular laminated sintered body as a whole. Then, the three external electrodes 14 formed on the outer peripheral end surface of the annular laminated sintered body are connected to the drawn-out portions 13a, each facing in the same direction. Further, an external electrode 14a is formed on one or both of the upper and lower surfaces of the annular laminated sintered body, and also on the upper surface in the illustrated state. Experimental Example A dielectric green sheet that forms the dielectric layer of a ring capacitor was formed using a composition consisting of 87 mol% BaTiO 3 and 13 mol% BaZrO 3 . Then, Pd paste, which will be the material for the internal electrodes 13, is placed in the center of the main surface of these dielectric green sheets 15, with an outer diameter of 12 mm and an inner diameter of 10 mm, as shown in FIG.
mm, the length of the drawer part 13a is 1 mm,
Three types of patterns such as A, B, and C were printed. Thirty-one of these green sheets were stacked in the order of A, B, C, A...A, in the arrangement described in the previous example, and dielectric green sheets without this Pd paste printed on top and bottom were added. , 10 sheets each were stacked on top and bottom. Next, these stacked green sheets are
Under the conditions of 40℃ and 5t/ cm2 , crimping is performed for 15 seconds each on the top and bottom.
I went around. Next, this laminate is cut into an annular shape having an outer diameter of 13 mm and an inner diameter of 9 mm, and is molded into the shape shown in FIG. 1A. Due to this cutting, the leading portion 13a connected to the external electrode is located at its tip on the outer peripheral surface of the dielectric layer made of the dielectric green sheet. Next, the cut laminate is baked at 1350°C for a time, silver paste is applied to the external electrode portion of the end face of the annular dielectric layer including the lead-out portion 13a, and the external electrode is baked again at 800°C. was formed. The characteristics of the obtained multilayer capacitor were compared with those of a ring capacitor using semiconductor ceramics, and the results are shown in the following table.

【表】 この表からもわかるように、本願考案にかかる
積層コンデンサと従来の半導体磁器を用いたリン
グコンデンサの容量Cは、周波数が1KHzのとき
は変わらないが、100KHzのときは約4倍になる
ことがわかり、誘電体層DFについても、周波数
1KHzのときは3分2になり、100KHzのときは約
9分1となることがわかる。 なお、前記した実施例においては、外部電極1
4を、環状の磁器誘電体層12の内周端面から外
側の表面に形成したが、その他、第3図に示すよ
うに、外部電極に接続される引き出し部分を、内
部電極の円弧状部分の内側あるいはその両側に形
成すべく、グリーンシート16およびグリーンシ
ート17のような形状に電極ペーストを印刷し、
外部電極を形成するようにしてもよい。また、環
状の積層コンデンサの形状は図示した円環状に限
らず、多角環状でもよく、また大きさ、外部電極
の数、内部電極の形状や数も、その他適宜変更し
てもよい。
[Table] As can be seen from this table, the capacitance C of the multilayer capacitor according to the present invention and the conventional ring capacitor using semiconductor ceramics does not change when the frequency is 1KHz, but increases by about 4 times when the frequency is 100KHz. It turns out that the dielectric layer DF also has a frequency of
It can be seen that at 1KHz, it becomes 2/3, and at 100KHz, it becomes about 1/9. In addition, in the embodiment described above, the external electrode 1
4 was formed on the outer surface from the inner peripheral end surface of the annular ceramic dielectric layer 12, and as shown in FIG. Print electrode paste in the shape of green sheets 16 and 17 to form on the inside or both sides thereof,
An external electrode may also be formed. Further, the shape of the annular multilayer capacitor is not limited to the illustrated annular shape, but may be a polygonal annular shape, and the size, the number of external electrodes, and the shape and number of internal electrodes may be changed as appropriate.

【図面の簡単な説明】[Brief explanation of drawings]

第1A図は、この考案の一実施例を示す分解斜
視図である。第1B図は、前記実施例の一部を分
解した状態を示す斜視図である。第1C図は、前
記一実施例の斜視図である。第2図は、この考案
の実験例に使われた内部電極を形成した誘電体グ
リーンシートを示す平面図である。第3図は、前
記実施例の変形例を示す、誘電体グリーンシート
の平面図である。第4A図は、従来の誘電体磁器
を用いたリングコンデンサを示す斜視図であり、
第4B図はその−線拡大断面図である。第5
A図は、従来の半導体磁器を用いたリングコンデ
ンサを示す斜視図であり、第5B図はその−
線拡大断面図である。 図において、10は環状の積層コンデンサ、1
1は内部電極が形成されていない誘電体層、12
は内部電極が形成された誘電体層、13は内部電
極、13aは引き出し部分、14は外部電極を示
す。
FIG. 1A is an exploded perspective view showing an embodiment of this invention. FIG. 1B is a partially exploded perspective view of the embodiment. FIG. 1C is a perspective view of the embodiment. FIG. 2 is a plan view showing a dielectric green sheet on which internal electrodes were formed, which was used in an experimental example of this invention. FIG. 3 is a plan view of a dielectric green sheet showing a modification of the above embodiment. FIG. 4A is a perspective view showing a conventional ring capacitor using dielectric ceramic;
FIG. 4B is an enlarged sectional view taken along the - line. Fifth
Figure A is a perspective view showing a conventional ring capacitor using semiconductor ceramics, and Figure 5B is a perspective view of the ring capacitor using semiconductor ceramics.
It is a line enlarged sectional view. In the figure, 10 is an annular multilayer capacitor, 1
1 is a dielectric layer on which internal electrodes are not formed, 12
Reference numeral 13 indicates a dielectric layer on which internal electrodes are formed, 13 indicates an internal electrode, 13a indicates a lead-out portion, and 14 indicates an external electrode.

Claims (1)

【実用新案登録請求の範囲】 環状の磁器誘電体層が内部電極を介在した状態
で複数層積層されて一体に焼結された環状積層焼
結体を含む積層コンデンサであつて、 前記内部電極は少なくとも3つ以上、積層され
た磁器誘電体層の厚み方向に間隔を隔てて、隣接
する内部電極の端部が互いに重なり合う部分を持
つて積層されており、 前記内部電極は、磁器誘電体層が積層された厚
み方向でみてらせん状に配列され、 前記内部電極は、円弧状に形成され、その円弧
状部の外周縁および内周縁の一方または双方に、
外部電極に接続される引き出し部が形成され、 前記内部電極のそれぞれに電気接続される外部
電極が積層焼結体に形成され、さらに 前記外部電極は、環状積層焼結体の内周端面お
よび外周端面のうち一方または双方に形成されて
いるとともに、環状積層焼結体の上下主表面のう
ち一方または双方にまで導出して形成される、積
層コンデンサ。
[Claims for Utility Model Registration] A multilayer capacitor including an annular laminated sintered body in which a plurality of annular ceramic dielectric layers are laminated with internal electrodes interposed therebetween and sintered together, the internal electrodes being: At least three or more internal electrodes are stacked at intervals in the thickness direction of the stacked ceramic dielectric layers, with end portions of adjacent internal electrodes overlapping each other, and the internal electrodes include the ceramic dielectric layers. The internal electrodes are arranged in a spiral shape when viewed in the stacked thickness direction, and the internal electrodes are formed in an arc shape, and on one or both of the outer peripheral edge and the inner peripheral edge of the arc-shaped part,
A lead-out portion connected to the external electrode is formed, an external electrode electrically connected to each of the internal electrodes is formed on the laminated sintered body, and further, the external electrode is connected to the inner peripheral end face and the outer periphery of the annular laminated sintered body. A multilayer capacitor formed on one or both of the end faces and extending to one or both of the upper and lower main surfaces of the annular multilayer sintered body.
JP1985156035U 1985-10-11 1985-10-11 Expired JPH0414917Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1985156035U JPH0414917Y2 (en) 1985-10-11 1985-10-11

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1985156035U JPH0414917Y2 (en) 1985-10-11 1985-10-11

Publications (2)

Publication Number Publication Date
JPS6263923U JPS6263923U (en) 1987-04-21
JPH0414917Y2 true JPH0414917Y2 (en) 1992-04-03

Family

ID=31077276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1985156035U Expired JPH0414917Y2 (en) 1985-10-11 1985-10-11

Country Status (1)

Country Link
JP (1) JPH0414917Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4650807B2 (en) * 2005-01-21 2011-03-16 株式会社村田製作所 Multilayer capacitor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3543194A (en) * 1967-10-24 1970-11-24 Gen Electric Information Syste Electromagnetic delay line having superimposed elements
JPS5775143U (en) * 1980-10-28 1982-05-10
JPS6314457Y2 (en) * 1981-02-12 1988-04-22
JPS5851436U (en) * 1981-10-01 1983-04-07 日本電気株式会社 Variable capacitance multilayer ceramic capacitor
JPH069477Y2 (en) * 1985-08-29 1994-03-09 ティーディーケイ株式会社 Laminated porcelain electronic components

Also Published As

Publication number Publication date
JPS6263923U (en) 1987-04-21

Similar Documents

Publication Publication Date Title
JP5420619B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP4374041B2 (en) Multilayer capacitor
JP5653886B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP6834091B2 (en) Multilayer ceramic electronic components and their manufacturing methods
JP7597337B2 (en) Multilayer ceramic capacitor and its manufacturing method
JPH06215978A (en) Laminated capacitor
JP7435947B2 (en) stacked capacitor
JP2013187537A (en) Multilayer ceramic electronic component and method of manufacturing the same
JP2020027929A (en) Multilayer ceramic capacitor and method of manufacturing the same
JP3233090B2 (en) High voltage multilayer capacitors
JP2020027931A (en) Multilayer ceramic capacitor and method of manufacturing the same
JP4105665B2 (en) Multilayer ceramic capacitor
JP2007035877A (en) Multilayer capacitor
JP3319449B2 (en) Multilayer inductor and manufacturing method thereof
JPH0414917Y2 (en)
JP2002343649A (en) Laminated ceramic chip component
JPH07142285A (en) Multilayered ceramic capacitor and its manufacture
JPH0115159Y2 (en)
JPH0574650A (en) Laminated ceramic capacitor and manufacture thereof
JPS59193015A (en) Laminated ceramic condenser
JP2004111608A (en) Laminated ceramic capacitor and method of manufacturing the same
JPS6314455Y2 (en)
JP2009038333A (en) Feed-through multilayer capacitor
JP2006324576A (en) Laminated electronic component
JP2018129435A (en) Multilayer feedthrough capacitor and electronic component device