JPH0414950A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 孜東圀互 本発明は、画像読取装置に関し、より詳細には、完全密
着型の等倍センサを用いた画像読取装置に関する。例え
ば、二次元等倍センサを用いた画像読取装置に適用され
るものである。

炙米技生 本発明に係る従来技術を記載した公知文献としては１例
えば、特開昭６４−１５９７０号公報及び特開昭６４−
７１１７３号公報がある。

まず、特開昭６４−１５９７０号公報は、−次元ライン
センサ上に対して密着された状態で画像読取りに係る原
稿を相対的に移動させつつ画像情報を読取る画像読取装
置に関するもので、光透過性の基板表面に配置された遮
光層と、該遮光層上に配置された絶縁層と、該絶縁層上
に配置された光センサと、該光センサ上に配置された保
護層を有し、前記基板の裏面側より原稿面に照射された
光の反射光を光センサで受けて画像情報を読取るもので
、前記基板の側面と保護層の表面及び側面の少なくとも
一部に遮光手段を設けたものである。

しかしながら、この公報に提案されている画像読取装置
は、具体的な遮光手段については述べられているが、全
電荷量に対して、３％の減少電荷量が発生している点に
ついては規定しておらず、そのため多階調化の条件とは
ならないものである。

また、特開昭６４−７１１７３号公報は、前述した公報
と同じように画像読取装置に関するもので、透光性絶縁
基板上に形成された不透光層と、該不透光層上に配置さ
れた絶縁層と、該絶縁層上に配置された光電変換素子と
、該光電変換素子上に透光性絶縁保護層を有するもので
、該透光性絶縁保護層が複数層構成で形成され、該透光
性絶縁保護層に挟まれる透光性導電層あるいは窓を有す
る不透光性導電層を設けて解像度の劣化及び静電気対策
機能の劣化を防止するものである。しかしながら、アナ
ログスイッチとしてのスイッチング用薄膜トランジスタ
（ＴＰＴ）の遮光に関して述べられているが、多階調化
に必要な３％の減少電荷量については述べられていない
。そのため多階調化の条件とは云えないものである。

目　　　　　的 本発明は、上述のごとき実情に鑑みてなされたもので、
完全密着型の等倍センサによるＮ階調以上の多階調読み
取りを可能とする画像読取装置を提供することを目的と
してなされたものである。

１−一双 本発明は、上記目的を達成するために、透明基板と、該
透明基板上に配列された光電変換素子と、該光電変換素
子上に形成された透明保護層とから成り、該透明保護層
を原稿に密着させ、前記透明基板の裏面から照明光を照
射し、前記原稿からの反射光を前記光電変換素子で受光
するように構成され、Ｎ階調以上の完全密着型等倍セン
サにおいて、前記基板の裏面からの光を反射させた光照
射量での信号電荷量が、前記基板の上面からの同じ光照
射量での信号電荷量に対して１／　（２Ｎ）Ｘ１００％
以下の電荷の減少量であることを特徴としたものである
。以下、本発明の実施例に基づいて説明する。

まず、現在の完全密着型の等倍センサにおいて、多階調
読み取り時に我々の目標とするのは、１６階調であり、
少なくとも、全電荷量を１６等分できるように配分を行
う必要がある。そうすると、全電荷量の６％が１階調に
必要な電荷量となる。

しかしγ特性（センサ出力と露光量の傾き）の曲率や１
階調性の公差を予想すると、その半分の３％に設定する
ことが妥当と考えられ、さらに、３％に設定することで
、隣接した階調との差異を優位に保つことも可能となる
。

第２図は、階調性を考慮したγ特性カーブを示す図で、
第３図は、白波形平坦度（ＰＲＮＵ）を考慮に入れた場
合のγ特性カーブである。

第２図に示すように、露光量に対してのセンサ出力の特
性カーブより検討すると、１６階調の場合には、単純に
は全電荷量の６％のリーク電荷量換算になるが、γ特性
の曲率と階調性の公差を予想すると前述のようにその半
分の３％に設定することが妥当と考えられる。また、そ
れにより、となりの階調との判別を明らかにすることも
可能となる。

また、γ特性に対しても白波形平坦度（ＰＲＮＵ）の影
響を考慮する必要があり、それを考慮すると第３図に示
すような事が考えられる。つまり、γ特性カーブもバラ
ツキのあることを意味し、それは先の３％に含まれる。

第１図は、本発明による画像読取装置の一実施例を説明
するための回路図で、図中、Ｃｓは等倍センサの付加容
量、Ｉｓは等倍センサの光電流、Ｖｓは等倍センサの両
端電圧、Ｖｍｐは電源電圧、Ｒｏｆｆはアナログスイッ
チのオフ抵抗値、Ｑｔは等倍センサの信号電荷量、Ｓは
スイッチ、Ｑｌはリーク電荷量である。

等倍センサの出力、特に多階調性に関しては、高Ｓ／Ｎ
が求められているが、アナログスイッチのオフ抵抗がセ
ンサ特性のシグナルにどのような影響を与えるかを第１
図に基づいて以下に検討する。

Ｖｍｐ＝　Ｒｏｆｆ　・Ｉ　＋Ｖｓ　　　　　−（１）
Ｔ＝Ｉｓ−ｉ　　　　　　　　　　　　　　・・・　（
２）Ｖｓ＝＝　Ｖｍｐ　−／　ｉｄｔ　　　　　　　−
（３）Ｑｔ＝Ｃｓ　・　（Ｖｍｐ−Ｖｓ）　　　　　−
（４）この状態で、アナログスイッチのオフ抵抗値と、
それによる１ビツトあたりに流れるリーク電流の関係を
示すと下記の（６）式となる。リーク電流Ｉは、アナロ
グスイッチのオフ抵抗値が小さいほど大きくなる。

Ｉ　＝Ｉ　ｓ　Ｉ　ｓ−ｅ　ｘ　ｐ　（ｃ、、１Ｒ，ｆ
ｆｔｌ）　・□・（６）このリーク電流を積分したもの
がリーク電荷Ｑ１で、センサ容量に電荷を蓄積時間中に
注入し、読み取り時の出力低下を招く。前記（６）式を
センサの蓄積時間が積分したものを（７）式に示す。

ここで、蓄積時間を２５ｉｓｅｃ、　Ｃｓ＝　５ｐＦ、
　Ｉ　ｓ＝　４　、　Ｉ　２５ｎＡ＋　Ｒｏｆｆ−＊ｃ
ｏとするとＱｔ＝１０．３ｐｃとなる。すると、このリ
ーク電荷量Ｑｌが等倍センサの信号電荷量Ｑｔの３％を
越えるようであると、１６６階調上の完全密着型による
多階調読み取りが困難になる。そのため前記リーク電荷
量Ｑ１は少なくとも３％以下であることが必要となる。

このためにはアナログスイッチの工。ｆｆを低く押さえ
る必要がある。裏面からのランプによるアナログスイッ
チのＩ　ｏｆｆ値の増加を示したものが第４図に示しで
ある。すなわち第４図は、アナログスイッチの光照射の
有無の静特性を示している。なお、光照射ありが裏面光
ありを示している。

図中、−１Ｅ−０２は−ＩＸＩＯ−２の意味であり、Ｌ
はチャンネル長、Ｗはチャンネル幅、Ｖｃｌｓはドレイ
ン・ソース電圧、Ｔｏｘはゲート酸化膜厚を各々示して
いる。

実際、これが特に問題となるのは多階調での読み取りで
、発明者らの目標とするのは１６６階調あり、少なくと
も全電荷量を１６等分できるように配分を行う必要があ
る。そうすると全電荷量の６％が１階調に必要な電荷量
となる。しかし、γ特性（センサ出力と露光量の傾き）
の曲率や、階調性の公差を予想すると、その半分の３％
に設定することが妥当と考えられ、さらに３％に設定す
ることで、隣接した階調との差異を優位に保つことも可
能となる。

全電荷量の３％（０，３ｐ、Ｃ）のリーク電荷の低下を
押さえるためには、アナログスイッチのオフ抵抗値は、
上記の（７）式より、ｌ０ＥＩ○（ＩＯＸＩＯｌｏ）Ω
以上と計算される。第５図は計算により求めたリーク電
荷量Ｑ１とアナログスイッチのオフ抵抗値（Ｒｏｆｆ）
の関係を示す。

この問題に対して発明者らは活性層の薄層化に効果があ
ることを見いだしてその調査を行った。

第６図は、裏面からの１８０００ρＸのＸｅランプ照射
による、ＰｃｈＴｒのＩ　ｏｆｆ値の活性層の膜厚依存
性を示す図である。この第６図かられかるように、３％
以下に押さえるためには活性層膜厚９００Å以下である
ことが望ましいことがわかる。

例えば、活性層膜厚は、７５０人を使用しており、　　
Ｒｏｆｆは３．２４Ｅ１０　　（３，２４Ｘ１０”）Ω
以上（Ｖｄｓ＝５Ｖで、最大１６５ｐＡ）である。

これは、センサの１階調分に必要な３％すなわち０．３
ｐＣより計算したものより大きいＲｏｆｆ値である。

なお、アナログスイッチのオフ抵抗値ＲｏｆｆはＶ　ｃ
ｘ　ｓ　＝　ＯＶ時のＴＦＴのＩｄｓ（ドレイン・ソー
入電流）を供給電圧Ｖｄｓ　（ドレイン・ソース電圧）
で割ったものである。

Ｒｏｆｆ　＝　Ｖｄｓ／　Ｉ　ｄｓ（Ｖ　ｃｘ　ｓ　＝
　ＯＶ）Ｎ階調以上であるならば電荷の減少量は、Ｑ１
≦ＴＸＸ　１００　（％） であることが必要である。

また、第７図はＭ　Ｓ　Ｓ　（Ｍｅｔａｌ−５ｐｍｉｃ
ｏｎｄｕｃｔｏｒ−５ｐｍｉｉｎｓｕｌａｔｏｒ　）セ
ンサの断面構成図で、図中、３１は原稿、３２は５ｉＯ
Ｎ　（１ｐｒｒ＋）、３３は５ｉＯＮ　（５０００人）
、３４はＰ”型ａ−５ｊ（アモーファスシリコン）：○
Ｈ（４００人）、３５はａ　−Ｓ　ｉ　：　ＯＨ（２０
０人）、３６はａ−８ｉ：Ｈ（５０００人）、３７はＡ
ｆｆ　（１μｍ）、３８はＣｒ（３００人）、３９はＩ
ＴＯ（インジウム・スズ酸化物、７５０人）、４０はＣ
ｒ（１００ＯＡ）、４１は採光窓である。また、第８図
はＴ　Ｐ　Ｔ　（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓ
ｔｏｒ）の断面構成図で、図中、５１はゲート電極ポリ
シリコン（３５００Ａ）　、５２はゲート酸化膜（８５
０人）、５３はポリシリコン（７５０人）、５４はＡＱ
　（１μｍ）　、　５５はＳＬＯＮ　（１μｍ）、５６
は５ｉＯＮ　（５０００人）、５７はＳＬＯ２（１５０
０人）、５８はＮｃｈ、Ｐｃｈの拡散層である。

第９図（ａ）〜（ｋ、　）は、等倍センサの形成工程を
示す図で、図（ａ）において石英基板上にＣＶＤ法によ
り、活性層となるポリシリコン（１１５０人）を堆積後
、図（ｂ）においてＮｃｈｔＴＦＴの活性の活性層にＢ
”　　（ボロン）によりチャンネルトープｔｒ５Ｅ１２
　（５Ｘ１０”）１／ｃ＋ａｚで実施する。そして、１
０２０℃のドライ０２中で熱酸化を行い、ゲート酸化膜
（８５０人）を形成する。次に図（Ｃ）においてゲート
電極とするポリシリコン（３０００人）をＣＶＤ法によ
り堆積する。その後、図（ｄ）においてドライエッチに
よりゲート電極を形成して、フォトリングラフィにより
Ｎ　ｃ　ｈ活性層を選択してＰ゛型を４　Ｅ　１５　（
４Ｘ　１０”）　１／ｃｍ”ｔｒ注入する。

その後、図（ｅ）において全面にＢ“を２Ｅ１５（２Ｘ
　１０１Ｓ）　１　／ｃｍ２注入してＰｃｈの拡散層を
形成する。同時にポリシリコンゲートの低抵抗化も行う
。つづいて、図（ｆ）において、層間絶縁膜用のＳＬＯ
２膜を減圧ＣＶＤ法により１５００人堆積させ、ＳＬＯ
２膜の密度を増して平坦化を促進させるために、０２雰
囲気中で９００℃アニールを施す。これは、拡散層、ポ
リシリコンゲートの活性化を兼ねている。図（ｇ）にお
いて受光部の下部電極となるＣｒを１０００人堆積し、
図（ｈ）において受光部となるセンサ部をａ−Ｓｉ：Ｈ
（５０００人）、ａ−８ｉ：ＯＨ（２００人）、そして
、Ｐ４型ａ−５ｉ：ＯＨを（４００人）を堆積する。図
（ｉ）において、その上に素子の接合用ｆ７）ＩＴＯ膜
（７５０人）、Ｃｒ膜（３００人）を形成する。そして
図（ｊ）において、受光部とＴＰＴからの金属配線を可
能にするために、層間絶縁膜プラズマＣＶＤ法より８１
ＯＮｇ（５０００人）を形成し、コンタクトホールをは
じめ、受光部、ＴＦＴ側に同時にＡ１電極（ｌｕｍ）を
施す。次に図（ｋ）において、その上から、素子のパッ
シベーションとなるＳ　ｉ　ＯＮ膜（１μｍ）をプラズ
マＣＶＤ法によって堆積させる。その後、上部に接着剤
、薄膜ガラス（耐摩耗層用のガラス）を張り付ける。以
上のように、センサ基板が形成される。

センサユニットの形成に関しては、プリント基板への実
装とＸｅランプの実装を施して完成する。

第１０図は、完全密着型等倍センサの回路構成図で、受
光部、駆動回路部、及び読み取り回路系をあられしてい
る。１つの画素は、ＭＳＳ（Ｍｅｔａｌ　−Ｓｅｉ＋１
ｃｏｎｄｕｃｔｏｒ　−Ｓｅ＋ｎ１ｉｎｓｕｌａｔｏｒ
　）ダイオードとその容量（Ｃｓ）から構成されている
。

駆動回路部は、ＴＰＴによるアナログスイッチ（ＡＳＷ
）とダイナミックシフトレジスタ（Ｄ−８／Ｒ）からな
る。その各々は画素１ドツトに対して１ビツト配置され
ている。ダイナミックシフトレジスタは、クロックドＣ
ＭＯ８とデータ出力用のＣＭＯ３により構成されており
、データの保持はＣＭＯ８側のゲートとソース間の容量
（Ｃｇｓ）に電荷を蓄積させることにより可能としてい
る。

そのデータ転送（Ｄ　ｉｎ）は、外部からの２相のクロ
ック（ψ、ψ）により制御されている。

読み取り回路系は、ダイオードからの充電電流をオペア
ンプで読み取り、その出力を後段の積分出力に送り、そ
の出力をピークホールド回路で階調化する。その後リセ
ット信号ψＲにより積分出力をキャンセルする。また、
読み取り出力に内在するノイズに関しては、前段ビット
のオフセットレベルを検出し、キャンセルアウトするこ
とにより低減している。

次に、受光部の読み取り系の動作について説明する。完
全密着型等倍センサの受光部の読み取り系の動作は、（
１）蓄積動作、（２）充電動作、（３）リセット動作の
３つからなっている。各部の電位変位を第１１図に示す
。前記第１０図と第１１図に従い受光部と、読み取り系
の各動作を１ｂｉｔに着目して説明する。

（１）蓄積動作 まず、画像読み取りの前に一度受光部の容量Ｃｓを充電
する。これにより、すべての受光部はＱｔ＝Ｃｓ・Ｖｍ
ｐのセンサとしての全電荷量を持つことになる。これで
、受光部への電荷の蓄積状態が終了したものとし、その
後、この受光部に光が照射されると、その光の露光量に
比例してＭＳＳダイオードが放電電流を流す。その結果
、受光部の容量Ｃｓの電荷量Ｑｔは減少する。その減少
量△Ｑｔは下記の式で示すとおりになる。ここで、Ｉｐ
は光照射時のＭＳＳダイオードの電流値、Ｔ　５ａｖｅ
は一度受光部が選択されてから次にその受光部が選択さ
れるまでの蓄積時間を示す。

△Ｑｔ＝　Ｉ　ｐ　ｅＴｓａｖｅ ΔＶｓｅｎｓｅ＝ΔＱｔ／Ｃ５ （２）充電動作 上記の蓄積動作の後、再び受光部をアナログスイッチに
より選択すると、受光部の容量Ｃｓが失った電荷ΔＱｔ
を補うだけの充電電流が流れる。

これを第１０図に示すオペアンプＯＰが検出して電流−
電圧変換を実施する。この出力電圧は帰還用の抵抗Ｒｆ
ｅｅｄにより決定される。その出力電圧Ｖｏｐは、下記
の式であられされる。ここでＩ　ｓ、ｅｎｓｅは受光部
に流れる充電電流である。

Ｖｏｐ＝　Ｉ　５ａｎｓｅ　＃　Ｒｆｅｅｄまた、充電
電流の波形は容量Ｃｓへの充電電流であるために微分波
形となる。ここでその微分波形を式にあられすと下記の
ようになる。ここで、■。は微分電流の最大値、ｔは時
間を表わす。

ｌ５ｅｎｓｅ＝Ｉ、・ＥＸＰ（、、蕎、。ｓ’）（３）
リセット動作 オペアンプから出力された微分波形は、その後積分回路
Σで積分され、微分波形は受光部の充電電荷に比例した
形で出力される。その出力をピークホールド回路で読み
取る。そのあと、積分回路の容量Ｃｓｉｇｍａに蓄えら
れた電荷をスイッチＭｓｉｇｍａのオンにより放電させ
て積分出力をリセットする。これにより積分出力電位は
接地電位に落ちる。その後、各々の受光ビットの出力が
正確に読み取れる。ψＲのリセットのタイミングは制御
信号クロックの立ち上がりの手前で発生させている。

以上、１ｂｉｔに対しての動作を説明したが、実際は１
７６０ｂｉｔの受光部で形成されており、クロックの半
周期ごとに読み取り出力が検出されるようになっている
。

次に、駆動回路部の動作を説明する。

駆動回路はダイナミック型のシフトレジスタにより構成
されており、電荷の保持はＣＭＯＳのゲート・ソース間
の容量の電荷を蓄積させることで可能となっている。

この駆動回路部の動作は、（１）データの読み込み、（
２）データの保持、（３）データの呂カの３つにより構
成されている。回路図及び各部の電位変位を第１０図と
第１２図に示す。それらに従い駆動回路の各動作を説明
する。ここで、ｖｌ、ｖ２、ｖ３、ｖ４、ｖ５は各々の
０ＭＯ５（７）入出力端子の電圧を示す。

（１）データの読み込み まず、データはＤｉｎ側から負論理で入力され、そのと
きクロックドＣＭＯ５（ａ）はアクティブ状態となるよ
うに、両側のクロック制御のＣＭＯＳをオン状態にする
。この状態ではデータは正論理でクロックドＣＭＯ５（
ａ）から出力され、その出力は後段の０ＭＯ５（ｂ、）
が次のクロックＣＭＯ５（ｃ）に伝達させるにの状態で
は次段のクロックＣＭＯ５（Ｃ）は逆相のタロツク信号
が入っているためにアクティブ状態になっていない。

つまり、これは、制御信号がデータを１ビツトずつ転送
していることを示している。

（２）データの保持 データの保持はクロックドＣＭＯＳ　（ａ　）よりでた
電荷を次段のＣＭＯＳ　（ｂ）の容量Ｃｇｓｌに蓄積さ
せる。そして、容量ＣＨｓｌの放電時間内にＣＭ、Ｏ５
（ｂ）　（７）出力を次ツクロックＣＭＯ５（ｃ）の入
力ゲートに注入し、クロック信号が反転する間、この状
態を維持させるように設計しである。この状態では、特
に、データの保持の能力は、クロックのなまりτΦｒｌ
’；ｅ＋τΦｆａｌｌに依存する８これを示したのが第
１２図で、ちょうどこの信号の変位区間では、データ保
持のＣＭＯＳ（ｂ）のＣｇ　ｓ　１の電荷が放電されや
すい状態となる。しかしながら、クロックのなまりτΦ
ｒｉｓｅ。

τΦｆａｌｌの値をＴＰＴのＩｏｎとの最適化をおこな
うことで、放電されやすい状態を避けることができる。

（３）データの出力 クロックドＣＭＯＳ　（ａ　）と０ＭＯ８（ｂ）から出
力されたデータは、データ転送のみならず、アナログス
イッチをアクティブにする機能を持つ。

この場合、シフトレジスタを構成するＣＭＯ５（ｂ）よ
り出力されたデータはその上部に設置された０ＭＯ８（
ｅ）、（ｆ）、（ｇ）の２連で形成するバッファの人力
ゲートに伝達される。このバッファはシフトレジスタか
ら出力された歪みやすい出力波形を整形させる働きを持
ち、アナログスイッチＡＳＷの立ち上がりと立ち下がり
特性を改善する。これにより、アナログスイッチＡＳＷ
はシフトレジスタが選択されると自動的に出力を受光部
に伝達することができる。

ここで、１６階調の階調性をもたせるためには、電荷の
減少量は３％以内であるとして実験及び計算によるＲｏ
ｆｆの見積りを行った。計算には前記（５）（６）式を
使用した。センサ出力の減少分を検討するとき、センサ
への迷光成分を考える場合と考えない場合でそのデータ
の扱いが変わる。

まず、センサへの迷光成分が無視できる構造である場合
のセンサ出力の減少分を調べるには、第１３図に示すよ
うに、図（ａ）２図（ｂ）の各々での測定により、その
センサ出力の減少分が測定できる。図（ａ）は上方Ｘｅ
照射のみの場合で、図（ｂ）は上方Ｘｅ照射と下方Ｘｅ
照射を加えたものである。当然この景は日出力の３％以
内の電荷量であることが必要である。

また、第１４図は、本発明による完全密着型等倍センサ
の断面図で、図中、１は薄板ガラス、２は接着剤、３は
石英基板、４はパッシベーション、５はＴＰＴ、６は採
光窓、７は光センサ、８は一次電極、９は眉間絶縁膜、
１０はセンサ基板、１１は支持体、１２はランプ、１３
は押えローラ、１４は原稿である。石英基板（透明基板
）３上に光センサ（光電変換素子）７を配列させ、該光
センサ７の上には接着剤２を介して薄板ガラス（透明保
護層）１が設けられている。該薄板ガラス１を原稿１４
に密着させ、前記石英基板３の裏面から採光窓６を通し
てランプ１２より照明光を原稿１４に照射し、前記原稿
１４からの反射光を光センサ７で受光する。

次に、センサ迷光成分があると考えた場合に、迷光成分
を考慮したことによる電荷減少量の算出方法を示す。

ここで、先の電荷量の計算を踏まえて実測による評価を
行った。センサ容量への充電電流を、センサのダイオー
ドによる電流源と考え、アナログスイッチのＩ　ｏｆｆ
が、理想状態であるとするならば、照射光の放電による
電流とセンサ出力とは良い直線関係をもつ。しかし、前
記第５図に示すように、アナログスイッチＩｏｆｆが任
意の値を持つとセンサの日出力はＲｏｆｆが無限に大き
い時に比べてセンサ容量へのアナログスイッチのＩ　ｏ
ｆｆによる充電電流分だけ減少する。これは、センサ出
力のシグナルレベルＳが減少することを示し、結果とし
てＳ／Ｎ比を低下させる。

次に、下方照射時のアナログスイッチのＩｏｆｆの増加
がセンサの日出力にどのように影響を与えるかを調べた
。

第１５図（ａ）〜（ｄ）に実験環境を示す。図（ａ）は
完全ダークの場合、図（ｂ）は下方Ｘｅ照射の場合、図
（ｃ）は上方Ｘｅの場合、図（ｄ）は上方Ｘｅ照射と下
方Ｘｅ照射を加えた場合である。

各々の実測出力の成分を分解したものが、下記の（８）
弐〜（１５）式である。

すなわち、先の評価のセンサ出力を分解すると下記のセ
ンサ出力、出力低下成分に分けられる。

主に、アナログスイッチのＩ　ｏｆｆの増加は先で説明
したように、日出力を低下させる方向に働くと考えられ
る。

図（ａ）のセンサ出力■；完全暗時＝Ｊ＋Ｆ　　　　　
　　　・・（８）図（ｂ）のセンサ出力■；下方＝Ａ十
Ｃ＋Ｇ＋Ｉ　　　　　　・・・（９）図（ｃ）のセンサ
出力■；上方＝Ｂ十Ｄ＋Ｈ・・・（１０）図（ｄ）のセ
ンサ出力■；上方十下方＝Ｂ十Ａ＋Ｅ十り＋Ｇ十Ｉ＋Ｈ
・・・（１１） Ａ；センサ迷光Ｉｄによる出力（ダーク時）Ｂ；センサ
ＩＰによる出力（フォト時）Ｃ；アナログスイッチＩ　
ｏｆｆによる出力低下（センサ迷光時（下方）） Ｄ；アナログスイッチＩ　ｏｆｆによる出力低下（セン
サ迷光時（上方）） Ｅ；アナログスイッチＩ　ｏｆｆによる出力低下（セン
サ迷光時（上方＋下方）） Ｆ；アナログスイッチＩ　ｏｆｆによる出力低下（セン
サ迷光時（暗時）） Ｇ；外部迷光Ｉｄｇによる出力 （センサへの外側のからの迷光分） Ｈ；電気ノイズ（上方）による出カ ニ；電気ノイズ（下方）による出力 に暗時のＩｄによる出力低下 ここで先に４つの状態で測定したデータを使用してセン
サ出力■−センサ出力■＝Ａ＋Ｃ＋Ｇ＋Ｉ　−Ｊ−Ｆ・
・・（１２）センサ出力■−センサ出力■＝Ａ十Ｅ＋Ｇ
十Ｉ　　　　　・・・（１３）（センサ出力■−センサ
出力■）−（センサ出力■−センサ出力■）＝Ｅ−Ｃ＋
Ｊ＋Ｆとなる。　　　　　　　　　　　　　・・（１４
）ここで、Ｊ、Ｆは無視できるほど小さいと仮定して求
めると、上記の式より Ｅ−Ｃ＝アナログスイッチＩ　ｏｆｆによる出力低下（
センサ迷光時（上方＋下方））−アナログスイッチＩ　
ｏｆｆによる出力低下（センサ迷光時（下方））　　　
　　　　　　　　　　　　　・・・（１５）が得られ、
センサの白出力のアナログスイッチＩ　ｏｆｆによる出
力低下分が測定できる。上記の白出力の減少分Ｅ−Ｃの
値（電荷量）換質は、第１０図の積分回路Σより算出さ
れる。

第１５図（、）〜（ｄ）の測定された出力結果より、セ
ンサ出力の減少量が算出されることがわかる。

このセンサ出力の減少量が、白出力の全部の電荷量の３
％以内であれば、完全密着型のセンサによる１６階調以
上の多階調読み取りが可能となる。

効　　　果 以上の説明から明らかなように、本発明によると、完全
密着型の等倍センサにおいて、基板の裏面からの光を反
射させた光照射量での信号電荷量が基板の上面からの同
じ光照射量での信号電荷量に対して１／　（２Ｎ）Ｘ１
００％以下の電荷の減少蓋であるので写真等の１６階調
及びそれ以上の多階調の読み取りが可能となる。

【図面の簡単な説明】

第１図は、本発明による画像読取装置の一実施例を説明
するためのアナログスイッチとセンサの等価回路を示す
図、第２図は、階調性を考慮したγ特性カーブを示す図
、第３図は、白波形平坦度（ＰＲＮＵ）を考慮したγ特
性カーブを示す図。 第４図は、アナログスイッチの光照射の有無の静特性を
示す図、第５図は、リーク電荷量とアナログスイッチの
Ｒｏｆｆの関係を示す図、第６図は。 Ｉ　ｏｆｆの活性層膜厚依存性を示す図、第７図は、Ｍ
、ＳＳセンサの断面図、第８図は、ＴＰＴの断面図、第
９図は、等倍センサの形成工程を示す図、第１０図は、
等倍センサの回路構成図、第１１図は、等倍センサの回
路の各部の電位を示す図、第１２図は、等倍センサの駆
動回路内の各部の電位変化を示す図、第１３図は、白出
力のリーク電流依存性を調へる実験環境を示す図、第１
４図は、本発明による等倍センサの断面図、第１５図は
、白出力のリーク電流依存性を調べる他の実験環境を示
す図である。 Ｃｓ・・・センサ付加容量、Ｉｓ・・・センサ光電流、
Ｖｓ・・センサの両端電圧、Ｖｍｐ・・・電源電圧、Ｒ
ｏｆｆ・・アナログスイッチのオフ抵抗値、Ｑｔ−・・
Ｃ５の電荷量、Ｓ・・・スイッチ、Ｑｌ・・・リーク電
荷量。 特許出願人　　株式会社　リ　コ 第 図 第 図 第 図 第 図 第 図 露光量 Ｈ７ｔ、！ Ｒｏずずθ−０ 第 ア 図 第 図 ｌ 第 図 ６００　　　８０Ｑ　　　　１０００　　　１２００　
　　１４００活性層膜厚（入）　　　ｗ／Ｌ−ｓｏ、ｘ
１５ｐｍ０　光照射時 Ｉ　暗時 ｔ 第 図 ＋Ｑ＋ 活性層形成 ｐｏＬｙ−ｓｌ （ｂ） ｃｈ、ド ブ ポロン（Ｂｏｒｏｎ）注入 （ｃｈ Ｓ、Ｄ形成−１（Ｎ−ｃｈａｎ） ノン（Ｐ）注入 （ｈ） ｏ　−ｓｉ、−大電極形ペ エツチング ζツノ 次電極形成 （ｋン パッシベ ション形成 ａ−ｓｉフォトダイオード ｎ−チャネル ＰＴ 第 区 第１２図 読み込み 保持 第 図 第 図 短手方向 第１５図 （ａ）完全ダーク （ｂ）下方×ｅ照射 十下方×ｅ照射

Claims (1)

【特許請求の範囲】
1. １、透明基板と、該透明基板上に配列された光電変換素
   子と、該光電変換素子上に形成された透明保護層とから
   成り、該透明保護層を原稿に密着させ、前記透明基板の
   裏面から照明光を照射し、前記原稿からの反射光を前記
   光電変換素子で受光するように構成され、Ｎ階調以上の
   完全密着型等倍センサにおいて、前記基板の裏面からの
   光を反射させた光照射量での信号電荷量が、前記基板の
   上面からの同じ光照射量での信号電荷量に対して１／（
   ２Ｎ）×１００％以下の電荷の減少量であることを特徴
   とする画像読取装置。