JPH04150025A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04150025A JPH04150025A JP27553190A JP27553190A JPH04150025A JP H04150025 A JPH04150025 A JP H04150025A JP 27553190 A JP27553190 A JP 27553190A JP 27553190 A JP27553190 A JP 27553190A JP H04150025 A JPH04150025 A JP H04150025A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- etching
- monitor
- thin film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
バターニングの際のエツチングにおけるパターン幅の制
御方法に関し。
御方法に関し。
エンチング中のパターン幅の変化をモニタする方法を提
供し、正確なパターン幅の制御ができるようにすること
を目的とし。
供し、正確なパターン幅の制御ができるようにすること
を目的とし。
基板上に薄膜パターンを形成し、該薄膜パターン上に被
着された透明被膜をマスクにして等方性エツチングによ
り該薄膜パターンをサイドエツチングしてパターン幅を
制御する方法において、該基板上にモニタパターンを形
成し、該モニタパターン上に被着された透明被膜をマス
クにして該モニタパターンを該薄膜パターンと同時にサ
イドエツチングし、この際該モニタパターンに光を照射
し、エツチングの進行に伴う反射光の変化を検出してサ
イドエツチング量を制御するように構成する。
着された透明被膜をマスクにして等方性エツチングによ
り該薄膜パターンをサイドエツチングしてパターン幅を
制御する方法において、該基板上にモニタパターンを形
成し、該モニタパターン上に被着された透明被膜をマス
クにして該モニタパターンを該薄膜パターンと同時にサ
イドエツチングし、この際該モニタパターンに光を照射
し、エツチングの進行に伴う反射光の変化を検出してサ
イドエツチング量を制御するように構成する。
前記モニタパターンが微小パターンを縦横に複数個配列
されてなるように構成する。
されてなるように構成する。
本発明は半導体装置の製造方法に係り、特にパターニン
グの際のエツチングにおけるパターン幅の制御方法に関
する。
グの際のエツチングにおけるパターン幅の制御方法に関
する。
近年の半導体装置の製造プロセスにおいては高精度の微
細加工技術が要求されている。
細加工技術が要求されている。
本発明はウェハプロセスまたはマスクプロセスのエツチ
ング工程において加工するパターン幅を厳密に制御する
方法として利用できる。
ング工程において加工するパターン幅を厳密に制御する
方法として利用できる。
従来の等方性エツチングを用いたパターニングにおいて
のパターン幅の制御は、被エツチング膜の垂直方向のエ
ツチング終点を検出した後、それからのオーバエツチン
グ時間を調節して水平方向のエンチング量を制御して、
パターン幅を制御していた。
のパターン幅の制御は、被エツチング膜の垂直方向のエ
ツチング終点を検出した後、それからのオーバエツチン
グ時間を調節して水平方向のエンチング量を制御して、
パターン幅を制御していた。
ところが、基板上のパターン面積、あるいはエツチング
工程により、水平方向のエツチング速度か異なる現象か
みられ、オーバエツチング時間の調節たけでは実際のエ
ツチング量が決まらないことか多く、パターン幅の制御
か困難であった。
工程により、水平方向のエツチング速度か異なる現象か
みられ、オーバエツチング時間の調節たけでは実際のエ
ツチング量が決まらないことか多く、パターン幅の制御
か困難であった。
従って、正確なパターン幅の制御かできなかった。
本発明はエツチング中のパターン幅の変化をモニタする
方法を提供し、正確なパターン幅の制御かできるように
することを目的とする。
方法を提供し、正確なパターン幅の制御かできるように
することを目的とする。
上記課題の解決は。
１）基板上に薄膜パターンを形成し、該薄膜パターン上
に被着された透明被膜をマスクにして等方性エツチング
により該薄膜パターンをサイドエツチングしてパターン
幅を制御する方法において。
に被着された透明被膜をマスクにして等方性エツチング
により該薄膜パターンをサイドエツチングしてパターン
幅を制御する方法において。
該基板上にモニタパターンを形成し、該モニタパターン
上に被着された透明被膜をマスクにして該モニタパター
ンを該薄膜パターンと同時にサイドエツチングし、この
際該モニタパターンに光を照射し、エツチングの進行に
伴う反射光の変化を検出してサイドエツチング量を制御
する半導体装置の製造方法、あるいは ２）前記モニタパターンが微小パターンを縦横に複数個
配列されてなることを特徴とする前記１）記載の半導体
装置の製造方法により達成される。
上に被着された透明被膜をマスクにして該モニタパター
ンを該薄膜パターンと同時にサイドエツチングし、この
際該モニタパターンに光を照射し、エツチングの進行に
伴う反射光の変化を検出してサイドエツチング量を制御
する半導体装置の製造方法、あるいは ２）前記モニタパターンが微小パターンを縦横に複数個
配列されてなることを特徴とする前記１）記載の半導体
装置の製造方法により達成される。
第１図（ａ）、 （ｂ）は本発明の原理図である。
基板１上の所定の位置につぎのような被エツチング膜２
からなるモニタパターンを形成する。
からなるモニタパターンを形成する。
このパターンは数ｍｍ角の中にμｍオーダ角の被エツチ
ング膜て作製された方形パターンを市松模様に数１００
個配置した格子状パターンである。
ング膜て作製された方形パターンを市松模様に数１００
個配置した格子状パターンである。
このパターンの上には透明なフォトレジスト膜３で覆わ
れている。
れている。
この基板をエツチングする際、透明なフォトレジスト膜
３を通して可視光または紫外光のビームを照射し、その
反射光を検出する。
３を通して可視光または紫外光のビームを照射し、その
反射光を検出する。
第１図（ｂ）のようにサイドエツチングが進行して被エ
ツチング膜かアンダカットされ、その分基板が露出され
る領域へが増える。
ツチング膜かアンダカットされ、その分基板が露出され
る領域へが増える。
そうすると、被エツチング膜と異なる反射率を持つ基板
からの反射光か増えるため反射信号に変化か生ずる。
からの反射光か増えるため反射信号に変化か生ずる。
この変化量を検出すればサイドエツチング量をモニタで
き、所定のエツチング量に達したときにエツチングを止
めるようにする。
き、所定のエツチング量に達したときにエツチングを止
めるようにする。
第２図（ａｔ、 （ｂ）は本発明の一実施例を説明する
モニタパターンの断面図である。
モニタパターンの断面図である。
ここでは、フォトリソグラフィ工程に使用するレチクル
マスクの一種である位相シフトレチクルを製造する工程
の内、レジストマスク３をマスクにして、被エツチング
膜としてクロムおよび酸化クロム膜２からなるパターン
をサイドエツチングするプロセスに本発明を適用する。
マスクの一種である位相シフトレチクルを製造する工程
の内、レジストマスク３をマスクにして、被エツチング
膜としてクロムおよび酸化クロム膜２からなるパターン
をサイドエツチングするプロセスに本発明を適用する。
このプロセスでは、０．０５〜０．１μｍ単位のサイド
エツチング量の制御が要求される。
エツチング量の制御が要求される。
第２図（ａ）は１段差を有する石英ガラス基板１上に被
エツチング膜として厚さ６００〜８００人のクロム及び
酸化クロム膜からなるμｍサイズ幅のパターン２上に、
厚さ０．５μｍのポジ型フォトレジス） ０ＦＰＲ−５
０００（東京応化製）膜３が被着された状態を示す。
エツチング膜として厚さ６００〜８００人のクロム及び
酸化クロム膜からなるμｍサイズ幅のパターン２上に、
厚さ０．５μｍのポジ型フォトレジス） ０ＦＰＲ−５
０００（東京応化製）膜３が被着された状態を示す。
第２図（ｂ）において、フォトレジスト膜３をマスクに
して、クロムおよび酸化クロム膜２をサイドエツチング
する。
して、クロムおよび酸化クロム膜２をサイドエツチング
する。
サイドエツチングの量はりソゲラフイエ程での位相反転
効果が最適となる１、０μｍを目標とする（１０倍のレ
チクルの場合）。
効果が最適となる１、０μｍを目標とする（１０倍のレ
チクルの場合）。
エツチングはＲＦ （１３，５６ＭＨｚ）励起の平行平
板型電極の反応性イオンエツチング（ＲＩＢ）装置を用
いて行う。
板型電極の反応性イオンエツチング（ＲＩＢ）装置を用
いて行う。
エツチング条件は以下のようである。
反応ガス： ＣＣｌ４２００ ＳＣＣＭＯ□ ５
０ ＳＣＣＭ ガス圧カニ ２００〜３００ ｍＴｏｒｒ励起電カ
ニ ４００Ｗ この際のモニタパターンは第１図のような格子状パター
ンで縦横５μｍの方形パターンを１００×１００個縦横
に配列したもので１石英製エツチング室の外部からこの
モニタパターンに対して、波長３００〜６００ ｎｍの
白色光を照射し、その反射光を検出器で反射信号として
検出する。
０ ＳＣＣＭ ガス圧カニ ２００〜３００ ｍＴｏｒｒ励起電カ
ニ ４００Ｗ この際のモニタパターンは第１図のような格子状パター
ンで縦横５μｍの方形パターンを１００×１００個縦横
に配列したもので１石英製エツチング室の外部からこの
モニタパターンに対して、波長３００〜６００ ｎｍの
白色光を照射し、その反射光を検出器で反射信号として
検出する。
クロム表面での反射率Ｒ，＝８０〜９０％に対し。
石英ガラス表面での反射率Ｒ２二２０〜３０％であるの
で２石英ガラス表面の露出領域が多くなるとモニタパタ
ーンの反射光強度は次第に減少するため。
で２石英ガラス表面の露出領域が多くなるとモニタパタ
ーンの反射光強度は次第に減少するため。
サイドエツチング量のモニタか可能となる。
この場合７１μｍのサイドエツチング量は約１第３図は
測定系の一例を示す図である。
測定系の一例を示す図である。
図において、１１は平行平板型電極のＲＦエッチャ。
１２はＲＦ電源、１３はキャパシタ、１４はウェハ、１
５は光源、１６は光デイテクタ、１７はＡ／Ｄコンバー
タ。
５は光源、１６は光デイテクタ、１７はＡ／Ｄコンバー
タ。
１８はコントローラである。
光源１７から出た光は光ファイバによりＲＦエッチャ１
１内に導入され、ウェハ１４の表面のモニタパターンに
斜め入射する。
１内に導入され、ウェハ１４の表面のモニタパターンに
斜め入射する。
モニタパターンからの反射光は光デイテクタ１６により
電気信号に変換され、さらにＡ／Ｄコンバータ１７でで
ディジタル信号に変換されてコントローラ１８に入力さ
れる。
電気信号に変換され、さらにＡ／Ｄコンバータ１７でで
ディジタル信号に変換されてコントローラ１８に入力さ
れる。
コントローラ１８では信号強度に応じてエツチング停止
信号を出力しＲＦ電源に帰還される。また。
信号を出力しＲＦ電源に帰還される。また。
出力はプロッタにより記録される。
〔発明の効果〕
以上説明したように本発明によれば、サイドエツチング
量の正確な制御が可能となり、正確なパターン幅の制御
ができるようになった。
量の正確な制御が可能となり、正確なパターン幅の制御
ができるようになった。
この結果、デバイスの微細加工技術の進展に寄与するこ
とかできた。
とかできた。
第１図（ａ）、 （ｂ）は本発明の原理図。
第２図（ａ）、 （ｂ）は本発明の一実施例を説明する
モニタパターンの断面図。 第３図は測定系の一例を示す図である。 図において。 １は基板 ２は被エツチング膜 ３は透明なフォトレジスト膜 本余明の原理図 第 １ 図 ハ 実施例の断面図 第 ２ 図
モニタパターンの断面図。 第３図は測定系の一例を示す図である。 図において。 １は基板 ２は被エツチング膜 ３は透明なフォトレジスト膜 本余明の原理図 第 １ 図 ハ 実施例の断面図 第 ２ 図
Claims (1)
- 【特許請求の範囲】 １）基板上に薄膜パターンを形成し、該薄膜パターン上
に被着された透明被膜をマスクにして等方性エッチング
により該薄膜パターンをサイドエッチングしてパターン
幅を制御する方法において、該基板上にモニタパターン
を形成し、該モニタパターン上に被着された透明被膜を
マスクにして該モニタパターンを該薄膜パターンと同時
にサイドエッチングし、この際該モニタパターンに光を
照射し、エッチングの進行に伴う反射光の変化を検出し
てサイドエッチング量を制御することを特徴とする半導
体装置の製造方法。 ２）前記モニタパターンが微小パターンを縦横に複数個
配列されてなることを特徴とする請求項１記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27553190A JPH04150025A (ja) | 1990-10-15 | 1990-10-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27553190A JPH04150025A (ja) | 1990-10-15 | 1990-10-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04150025A true JPH04150025A (ja) | 1992-05-22 |
Family
ID=17556748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27553190A Pending JPH04150025A (ja) | 1990-10-15 | 1990-10-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04150025A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8009938B2 (en) | 2008-02-29 | 2011-08-30 | Applied Materials, Inc. | Advanced process sensing and control using near infrared spectral reflectometry |
| WO2023047533A1 (ja) * | 2021-09-24 | 2023-03-30 | 日本電信電話株式会社 | 検査パターン及びパターンの評価方法 |
-
1990
- 1990-10-15 JP JP27553190A patent/JPH04150025A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8009938B2 (en) | 2008-02-29 | 2011-08-30 | Applied Materials, Inc. | Advanced process sensing and control using near infrared spectral reflectometry |
| WO2023047533A1 (ja) * | 2021-09-24 | 2023-03-30 | 日本電信電話株式会社 | 検査パターン及びパターンの評価方法 |
| JPWO2023047533A1 (ja) * | 2021-09-24 | 2023-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4454001A (en) | Interferometric method and apparatus for measuring etch rate and fabricating devices | |
| KR101370583B1 (ko) | 필름층 식각 방법 및 그의 레이저 리소그래피 장치 | |
| EP2048703A1 (en) | End point detectable plasma etching method and plasma etching apparatus | |
| TW200305250A (en) | Methodology for repeatable post etch cd in a production tool | |
| JPH02303022A (ja) | パターン形成方法 | |
| HUT62100A (en) | Method and apparatus for making submicrometric surface structures on substrates by microlithography, particularly in the course of manufacture on integrated circuit chip | |
| JPH04225232A (ja) | エッチング終点検出方法及び装置 | |
| JP2011029538A (ja) | 半導体装置の製造方法 | |
| WO2014058522A1 (en) | Dual endpoint detection for advanced phase shift and binary photomasks | |
| JPH04150025A (ja) | 半導体装置の製造方法 | |
| JPS5811744B2 (ja) | ホトカソ−ド源の製造方法および基体の主面の正確に位置決めした領域を選択照射する装置 | |
| JP2002129364A (ja) | エッチング工程の進行状況表示方法およびエッチング工程モニタ装置 | |
| JPH01117034A (ja) | トレンチエッチング方法 | |
| JP2005091001A (ja) | スケールの製造方法及び光電式エンコーダ | |
| JP5552776B2 (ja) | ナノインプリント用モールドの製造方法と検査方法 | |
| JPH04289411A (ja) | 測長ｓｅｍ用基準サンプルの製造方法 | |
| JPH0494533A (ja) | 被エッチング膜の膜厚検出方法、膜厚検出装置及びエッチング装置 | |
| KR940003582B1 (ko) | 위상변화 마스크의 제조방법 | |
| JPH1180974A (ja) | エッチング速度測定方法 | |
| JP2001210626A (ja) | 半導体ウェーハの製造方法及び半導体ウェーハ | |
| JPH06104215A (ja) | 半導体装置の製造方法 | |
| JP3127554B2 (ja) | エッチング装置およびエッチング方法 | |
| CN118983300A (zh) | 一种提高干法刻蚀精度的薄膜辅助方法和干法刻蚀产品 | |
| JPS6028233A (ja) | エツチングのモニタ装置 | |
| JPH08176799A (ja) | 選択成膜マスク及びその製造方法 |