JPH04150763A - Ｄｃ―ｄｃコンバータの過電流制限回路 - Google Patents
Ｄｃ―ｄｃコンバータの過電流制限回路Info
- Publication number
- JPH04150763A JPH04150763A JP27282190A JP27282190A JPH04150763A JP H04150763 A JPH04150763 A JP H04150763A JP 27282190 A JP27282190 A JP 27282190A JP 27282190 A JP27282190 A JP 27282190A JP H04150763 A JPH04150763 A JP H04150763A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- switching element
- output voltage
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
電子機器等の電源装置として用いられるＤＣ−ＤＣコン
バータに係り、特に負荷短絡などの事故電流を所定の値
以下に制限する機能を有するＤＣ−ＤＣコンバータの過
電流制限回路に関するものである。
バータに係り、特に負荷短絡などの事故電流を所定の値
以下に制限する機能を有するＤＣ−ＤＣコンバータの過
電流制限回路に関するものである。
ＤＣ−ＤＣコンバータにおける降圧形の例は第７図の如
くである。
くである。
第７図はＤＣ−ＤＣコンバータの基本回路構成例を示す
ものであり、１は入力となる直流電源、２は具体的には
各種のトランジスタやサイリスタが使用されるスイッチ
ング素子、３は抵抗器や変流器が使用されるスイッチン
グ素子２の電流検出器、４はダイオード％５．６は出力
電圧を平滑するリアクトル、コンデンサ、７は負荷装置
である。
ものであり、１は入力となる直流電源、２は具体的には
各種のトランジスタやサイリスタが使用されるスイッチ
ング素子、３は抵抗器や変流器が使用されるスイッチン
グ素子２の電流検出器、４はダイオード％５．６は出力
電圧を平滑するリアクトル、コンデンサ、７は負荷装置
である。
第７図においてスイッチング素子２が閉路すると、直流
電源ｌよりリアクトル５とコンデンサ６゜コンデンサ６
に蓄えられた電力がダイオード４を通して負荷装置７へ
供給される。
電源ｌよりリアクトル５とコンデンサ６゜コンデンサ６
に蓄えられた電力がダイオード４を通して負荷装置７へ
供給される。
ここで、スイッチング素子２の開閉周期をＴ、。
閉路時間をＴｏ）Ｊ Ｉ直流電源１の電圧をＥ、とする
と、出力電圧ＢＯは衆知の如く式（１）で表わされる。
と、出力電圧ＢＯは衆知の如く式（１）で表わされる。
Ｂｏ ＝ （Ｔｏｗ／Ｔｓ ） Ｅｘ ”−”””・
・・＝（１）したがって、その開閉周期Ｔｓまたは閉路
時間ＴＯＮを調整することにより、出力電圧Ｅ、の制御
が可能である。このための制御回路を第８図に示す０第
８図は従来の制御回路例を示すもので・３１は電流検出
器３の出力電圧Ｃ８を増幅するゲインＡＣＣをもつ増幅
器、３２は出力電圧Ｅｏの瞬時値ｅ。
・・＝（１）したがって、その開閉周期Ｔｓまたは閉路
時間ＴＯＮを調整することにより、出力電圧Ｅ、の制御
が可能である。このための制御回路を第８図に示す０第
８図は従来の制御回路例を示すもので・３１は電流検出
器３の出力電圧Ｃ８を増幅するゲインＡＣＣをもつ増幅
器、３２は出力電圧Ｅｏの瞬時値ｅ。
を増幅するゲインＡｃｖをもつ増幅器、３３は増幅器３
１ 、３２の出力を加算する加算器、詞は比較器、３５
はフリ、プフロ、プである。
１ 、３２の出力を加算する加算器、詞は比較器、３５
はフリ、プフロ、プである。
第８図において、加算器３３は出力の信号ｖｓＶｓ ＝
Ａｃｅ−ｅｓ ＋Ａｃｖ ・ｅｏ ”” −” ・・
・・”（２）を与える。
Ａｃｅ−ｅｓ ＋Ａｃｖ ・ｅｏ ”” −” ・・
・・”（２）を与える。
比較器３４は出力の信号ｖｚと基準値−を比較し、（Ｖ
ＩＢ＞Ｅｍ）のときに出力の信号島を高レベルとするＯ フリ、プフロ、グ３５は入力の信号Ｓ言が高レベルにな
ると、出力の信号Ｇを低レベルに、入力の信号Ｓ１が高
レベルになると出力の信号Ｇを高レベルにする。その信
号８．には一定周波数のクロック信号が使用され、信号
Ｇが高レベルになると図示せぬドライブ回路を通してス
イッチング素子２が閉路される。
ＩＢ＞Ｅｍ）のときに出力の信号島を高レベルとするＯ フリ、プフロ、グ３５は入力の信号Ｓ言が高レベルにな
ると、出力の信号Ｇを低レベルに、入力の信号Ｓ１が高
レベルになると出力の信号Ｇを高レベルにする。その信
号８．には一定周波数のクロック信号が使用され、信号
Ｇが高レベルになると図示せぬドライブ回路を通してス
イッチング素子２が閉路される。
第９図は第８図回路の各部波形を示すもので、ビ）は加
算器３３出力の信号ｖｓを、＜ＣＩ、（ハ）、に）はそ
れぞれ信号８１．８． 、 Ｇを示す・ いま、時刻Ｔｌにおいてクロック信号Ｓｌが高レベルと
なり、これに信号Ｇが高レベルとなりスイ。
算器３３出力の信号ｖｓを、＜ＣＩ、（ハ）、に）はそ
れぞれ信号８１．８． 、 Ｇを示す・ いま、時刻Ｔｌにおいてクロック信号Ｓｌが高レベルと
なり、これに信号Ｇが高レベルとなりスイ。
チング素子２が閉路されて直ちに素子電流がステ、プ状
に上昇するが、電流検出器３や増幅器３１がデッドタイ
ムＴＤＩの遅れ時定数を有するためｔ加算器３３出力の
信号ｖｓは時刻Ｔｔとなってから上昇を始めて時刻Ｔ３
まで遅れ時定数番こより制限された傾斜で上昇する。こ
こで簡単化して信号ｖｓの波形は直線で近似してあり、
゛また瞬時値ｅｏは一定値を保っているものとしである
。時刻Ｔｓ以後は実際の素子電流の上昇に従って信号ｖ
ｓも上昇する・時刻Ｔ４に詔いて（Ｖｓ＝１ｍ）となる
が、比較器３４にも動作遅れのデッドタイムＴＤ２があ
るため、出力の信号島が高レベルとなりフリ、グフロ雫
プ３５出力の信号Ｇが低レベルでスイッチング素子２が
開路されるのは時刻Ｔ＄となってからであるＯ時刻Ｔ＠
において再び信号Ｓ１が高レベルとなると以下同様の動
作を繰り返し、出力電圧ｇｏは（Ｔｓ＝ＴｓＴｓ）と（
ＴＯＭ＝Ｔ！ｌ Ｔｔ ）に従った式（１）の値とな
る。
に上昇するが、電流検出器３や増幅器３１がデッドタイ
ムＴＤＩの遅れ時定数を有するためｔ加算器３３出力の
信号ｖｓは時刻Ｔｔとなってから上昇を始めて時刻Ｔ３
まで遅れ時定数番こより制限された傾斜で上昇する。こ
こで簡単化して信号ｖｓの波形は直線で近似してあり、
゛また瞬時値ｅｏは一定値を保っているものとしである
。時刻Ｔｓ以後は実際の素子電流の上昇に従って信号ｖ
ｓも上昇する・時刻Ｔ４に詔いて（Ｖｓ＝１ｍ）となる
が、比較器３４にも動作遅れのデッドタイムＴＤ２があ
るため、出力の信号島が高レベルとなりフリ、グフロ雫
プ３５出力の信号Ｇが低レベルでスイッチング素子２が
開路されるのは時刻Ｔ＄となってからであるＯ時刻Ｔ＠
において再び信号Ｓ１が高レベルとなると以下同様の動
作を繰り返し、出力電圧ｇｏは（Ｔｓ＝ＴｓＴｓ）と（
ＴＯＭ＝Ｔ！ｌ Ｔｔ ）に従った式（１）の値とな
る。
ＤＣ−ＤＣコンバータが負荷短絡や過負荷状態となり過
大電流が流れた場合には、諸機器の損傷を防止するため
出力電圧式を低下させて出力・電流恥を制限することが
一般に行われている。
大電流が流れた場合には、諸機器の損傷を防止するため
出力電圧式を低下させて出力・電流恥を制限することが
一般に行われている。
ところが、前述の従来装置に右いては過電流状態となり
素子電流が増加してもデッドタイムや遅れ時定数が存在
するため、素子の閉路時間ＴｏＮをある値以下にするこ
とはできず、従って式（１）から明らかなように出力電
圧Ｂｏの最低限界があり十分に過電流を抑制することが
できない。
素子電流が増加してもデッドタイムや遅れ時定数が存在
するため、素子の閉路時間ＴｏＮをある値以下にするこ
とはできず、従って式（１）から明らかなように出力電
圧Ｂｏの最低限界があり十分に過電流を抑制することが
できない。
第９図によりこの様子を見ると、時刻ＴＩにおいてスイ
ッチング素子２が閉路した直後に過電流状態となったと
しても、信号Ｖ、によりこのことが検出できるのはデ９
ドタイムＴＤＩと遅れ時定数による立ち上り時間Ｔ、の
ために時刻Ｔｓになってからであり−さらにスイッチン
グ素子が閉路されるのは比較器具のデ、ドタイムＴＤ禦
の動作遅れのあとであるＯよってｔ閉路時間’Ｉ’ｏｘ
は（ＴＤ１＋Ｔｉ＋Ｔｐｘ ）より短くすることができ
ない。
ッチング素子２が閉路した直後に過電流状態となったと
しても、信号Ｖ、によりこのことが検出できるのはデ９
ドタイムＴＤＩと遅れ時定数による立ち上り時間Ｔ、の
ために時刻Ｔｓになってからであり−さらにスイッチン
グ素子が閉路されるのは比較器具のデ、ドタイムＴＤ禦
の動作遅れのあとであるＯよってｔ閉路時間’Ｉ’ｏｘ
は（ＴＤ１＋Ｔｉ＋Ｔｐｘ ）より短くすることができ
ない。
第１０図は従来回路の過電流特性を出力電流と出力電圧
との関係により示したものである。
との関係により示したものである。
第１０図に示される夷測例〈おいては、出力電圧Ｅｏが
１（Ｖ）付近に低下するまでは出力電流ムが約ｌ（６）
に制限されているが、この時点で閉路時間Ｔｏ）１が最
小値に達してこれ以下にすることができず、出力電圧Ｂ
ｏが１（ｖ）以下になると出力電流Ｉｏは急速に増大し
ている。
１（Ｖ）付近に低下するまでは出力電流ムが約ｌ（６）
に制限されているが、この時点で閉路時間Ｔｏ）１が最
小値に達してこれ以下にすることができず、出力電圧Ｂ
ｏが１（ｖ）以下になると出力電流Ｉｏは急速に増大し
ている。
本発明は上述したような点に鑑み・低電圧の領域におい
ても十分に出力電流を限流することができるＤＣ−ＤＣ
コンバータの過電流制限回路を提供せんとするものであ
る。
ても十分に出力電流を限流することができるＤＣ−ＤＣ
コンバータの過電流制限回路を提供せんとするものであ
る。
しかして、本発明の第１の特徴とするところは、従来常
に一定であったクロック信号Ｓ１の周波数Ｆ。
に一定であったクロック信号Ｓ１の周波数Ｆ。
を出力電圧ちの低下に併なり低下させ、閉路時間Ｔｏｌ
ｌがある値以下とならない場合にても、（Ｔｍ ＝（１
／Ｆｌ））の増加により式（１）の恥を低下させて十分
な限流動作を行わせんとするものである。
ｌがある値以下とならない場合にても、（Ｔｍ ＝（１
／Ｆｌ））の増加により式（１）の恥を低下させて十分
な限流動作を行わせんとするものである。
さらに１本発明の第２の特徴とするところは、従来回路
例の第８図により作成された開閉信号のＧとは別個く、
出力電圧Ｂｅの低電圧領域化では信号ＧのもつＴｏ）ｉ
よりも狭いＴｏＮパルス幅をもつ開閉信号を作成し、両
信号のうち狭いＴｏＮをもつものを最終的な開閉信号と
して採用し、式（１）のＥｏを低下させんとするもので
ある。
例の第８図により作成された開閉信号のＧとは別個く、
出力電圧Ｂｅの低電圧領域化では信号ＧのもつＴｏ）ｉ
よりも狭いＴｏＮパルス幅をもつ開閉信号を作成し、両
信号のうち狭いＴｏＮをもつものを最終的な開閉信号と
して採用し、式（１）のＥｏを低下させんとするもので
ある。
以下、本発明をさらに図面に基づいて詳細説明する。
第１図は本発明が適用された一実施例を示すもので、３
１１は増幅器、３１２は差動増幅器、３１３はツェナー
ダイオード％３０は電圧制御発振器（ＶａＯ）である。
１１は増幅器、３１２は差動増幅器、３１３はツェナー
ダイオード％３０は電圧制御発振器（ＶａＯ）である。
すなわち、第１図において差動増幅器３１２は出力電圧
−をゲインＡ、にて増幅する増幅器３１１の出力と定電
圧Ｂ、とを減算し、差動増幅器３１２は出力Ｖ、を一定
電圧ＶＺに制限するためのツェナーダイオード３１３を
出力端子に接続している。
−をゲインＡ、にて増幅する増幅器３１１の出力と定電
圧Ｂ、とを減算し、差動増幅器３１２は出力Ｖ、を一定
電圧ＶＺに制限するためのツェナーダイオード３１３を
出力端子に接続している。
さらに、差動増幅＠３１２の出力側に出力ｖｒを入力と
して入力信号に比例した周波数をもつクロック信号８１
′を出力するＶＯＯ３１４が配されてなる。
して入力信号に比例した周波数をもつクロック信号８１
′を出力するＶＯＯ３１４が配されてなる。
第２図は第１ｒｌＡ回路の出力電圧Ｂｏと差動増幅器の
出力Ｖ、の関係を示している。すなわち、出力電圧ｇｏ
が２（至）以上ではツェナーダイオード３１３の動きに
より（Ｖｙ＝Ｖｚ）の一定値となり、２（ｖ）以下では
ゲインＡ、に従りた傾斜で減少し、（Ｅｏ＝０（Ｖ））
で（ＶＦ＝ＥＦ）となる、ＶＯＯ３１４出力のクロック
信号Ｓ！′の周波数は出力Ｖνに比例するゆえ・出力電
圧Ｂ、が２Ｃ％り以下ではクロック信号８１′の周波数
Ｆ、も第２図と同様の特性に従って低下する。このクロ
ック信号８１′が第８図に示されるフリ、プフロ、プ３
５人力の８として使用することによりて式（１）のＴ。
出力Ｖ、の関係を示している。すなわち、出力電圧ｇｏ
が２（至）以上ではツェナーダイオード３１３の動きに
より（Ｖｙ＝Ｖｚ）の一定値となり、２（ｖ）以下では
ゲインＡ、に従りた傾斜で減少し、（Ｅｏ＝０（Ｖ））
で（ＶＦ＝ＥＦ）となる、ＶＯＯ３１４出力のクロック
信号Ｓ！′の周波数は出力Ｖνに比例するゆえ・出力電
圧Ｂ、が２Ｃ％り以下ではクロック信号８１′の周波数
Ｆ、も第２図と同様の特性に従って低下する。このクロ
ック信号８１′が第８図に示されるフリ、プフロ、プ３
５人力の８として使用することによりて式（１）のＴ。
を増大させ、出力電圧の低下を可能にしている◎これを
第３図に示す。
第３図に示す。
第３図は第１図回路で作成されたクロック信号８１′を
使用した場合の限流特性を示したものである＠すなわち
、従来回路による第１０図に示したものと異なり、（Ｂ
ｏ＝Ｏ）の場合まで、出力電流Ｉｏは約１（Ａ）に限流
されていることは明らかである・第４図は本発明が適用
された別の実施例を示すもので、３！５は増幅器、３１
６は差動増幅器、３１７はＴＯｏ、３１８はアンドゲー
トである。
使用した場合の限流特性を示したものである＠すなわち
、従来回路による第１０図に示したものと異なり、（Ｂ
ｏ＝Ｏ）の場合まで、出力電流Ｉｏは約１（Ａ）に限流
されていることは明らかである・第４図は本発明が適用
された別の実施例を示すもので、３！５は増幅器、３１
６は差動増幅器、３１７はＴＯｏ、３１８はアンドゲー
トである。
第４図においては、増幅器３１５と差動増幅器３１６の
部分はゲインＡＴ 、一定電圧Ｅ！の差以外は第１図と
同様な動作を行う。
部分はゲインＡＴ 、一定電圧Ｅ！の差以外は第１図と
同様な動作を行う。
ＶＯＯ３１７は異体的には第５図に示した特性を有する
。すなわち、ＶＯＯ３１７は図示の特性のＴＯＭをもつ
スイッチング素子２の開閉を行う信号缶を発生する。
。すなわち、ＶＯＯ３１７は図示の特性のＴＯＭをもつ
スイッチング素子２の開閉を行う信号缶を発生する。
アンドゲート３１８は信号働と第８図により作成された
信号Ｇとの論理積をとることにより、結果的に狭いＴｏ
Ｈの／寸ルス幅を有する方の信号を最終的な開閉出力と
して信号Ｇ′を与えるよう動作する。
信号Ｇとの論理積をとることにより、結果的に狭いＴｏ
Ｈの／寸ルス幅を有する方の信号を最終的な開閉出力と
して信号Ｇ′を与えるよう動作する。
ここで、信号Ｇ、Ｇ丁の立ち上がり時刻は論理積が正常
に行われるよう同期しているものとする。
に行われるよう同期しているものとする。
これより、従来回路では出力電圧式が１（ｖ）以下の領
域においては前述した通りＴｏＨの最小値が存在するこ
とにより、第５に破線で示した特性となって十分な限流
が行えないものであったが、出力電圧ちの１（ｖ）以下
の領域ではより狭いＴｏＮをもつ留号Ｇ！を採用し得る
ものである。よって、第６図化示す如き限流特性を奏し
得る。
域においては前述した通りＴｏＨの最小値が存在するこ
とにより、第５に破線で示した特性となって十分な限流
が行えないものであったが、出力電圧ちの１（ｖ）以下
の領域ではより狭いＴｏＮをもつ留号Ｇ！を採用し得る
ものである。よって、第６図化示す如き限流特性を奏し
得る。
第６図は第４図回路を使用したときの限流特性を示した
ものであり、これは第１図回路を使用したときの限流特
性を示した第３図と同様に、十分な限流動作が行われて
いることは明らかである。
ものであり、これは第１図回路を使用したときの限流特
性を示した第３図と同様に、十分な限流動作が行われて
いることは明らかである。
以上説明したように本発明によれば、降圧形ＤＣ−ＤＣ
コンバータにおいて制御に使用する電流検出器、増幅器
、比較器などにデッドタイムや遅れ時定数のある場合に
おいても、十分な限流動作を発揮する格別な装置を提供
できることは勿論、従来不可能であった低電圧領域にお
いても出力電流の値を一定の値以下に抑制可能になり、
諸機器の保護動作が確実となる産業上の利用価値が大な
装置を提供できる。
コンバータにおいて制御に使用する電流検出器、増幅器
、比較器などにデッドタイムや遅れ時定数のある場合に
おいても、十分な限流動作を発揮する格別な装置を提供
できることは勿論、従来不可能であった低電圧領域にお
いても出力電流の値を一定の値以下に抑制可能になり、
諸機器の保護動作が確実となる産業上の利用価値が大な
装置を提供できる。
第１図は本発明が適用された一実施例を示す要部構成図
、第２図は出力電圧と差動増幅出力との関係を示す特性
図、第３図は第１図回路の限流特性を示す図、第４図は
本発明が適用された別の実施例を示す構成図、第５図は
第４図のｖＣＯの特性を示す図、第６図は第４図回路の
限流特性を示す図である。また、第７図はＤＣ−ＤＣコ
ンバータの基本回路構成例を示す図、第８図および第９
図は従来の制御回路例を示す構成図およびその各部波形
図、第１Ｏ図は従来回路の過電流特性を出力電流と出力
電圧との関係により示した図である。 ３１ 、３２ 、３１１ 、３１５・・・・・・増幅器
、３１２ 、３１６−・・・・・差動増幅器、３１４
、３１７−・・・・電圧制御発振器（ＶＯＯ）、ｃｏ・
・・・・・出力電圧Ｅｏの瞬時値、工０・・・・−・出
力電流。 特許出顯人 東洋電機製造株式会社 代表者 上 村 哲 系１図 第３図 一→ｘｏｒＡ） 箒２図 第６紀 □ １ｇ（Ａ） 第７図 １Ｐ：Ｊ８肥
、第２図は出力電圧と差動増幅出力との関係を示す特性
図、第３図は第１図回路の限流特性を示す図、第４図は
本発明が適用された別の実施例を示す構成図、第５図は
第４図のｖＣＯの特性を示す図、第６図は第４図回路の
限流特性を示す図である。また、第７図はＤＣ−ＤＣコ
ンバータの基本回路構成例を示す図、第８図および第９
図は従来の制御回路例を示す構成図およびその各部波形
図、第１Ｏ図は従来回路の過電流特性を出力電流と出力
電圧との関係により示した図である。 ３１ 、３２ 、３１１ 、３１５・・・・・・増幅器
、３１２ 、３１６−・・・・・差動増幅器、３１４
、３１７−・・・・電圧制御発振器（ＶＯＯ）、ｃｏ・
・・・・・出力電圧Ｅｏの瞬時値、工０・・・・−・出
力電流。 特許出顯人 東洋電機製造株式会社 代表者 上 村 哲 系１図 第３図 一→ｘｏｒＡ） 箒２図 第６紀 □ １ｇ（Ａ） 第７図 １Ｐ：Ｊ８肥
Claims (1)
- 【特許請求の範囲】 １ 直流電圧をスイッチング素子の開閉動作により異な
る電圧の直流出力電圧に変換するＤＣ−ＤＣコンバータ
、該ＤＣ−ＤＣコンバータのスイッチング素子もしくは
負荷電流の値が所定の値に達したことを検出してスイッ
チング素子を閉路させ、かつ一定周波数のクロック信号
にてスイッチング素子を開路させるものにおいて、過電
流時にクロック信号の周波数を出力電圧の値に応じて低
下させる手段を設けたことを特徴とするＤＣ−ＤＣコン
バータの過電流制限回路。 ２ 直流電圧をスイッチング素子の開閉動作により異な
る電圧の直流出力電圧に変換するＤＣ−ＤＣコンバータ
、該ＤＣ−ＤＣコンバータのスイッチング素子もしくは
負荷電流の値が所定の値に達したことを検出してスイッ
チング素子を閉路させ、かつ一定周波数のクロック信号
にてスイッチング素子を開路させるものにおいて、過電
流時にスイッチング素子の閉路時間を出力電圧の値に応
じて低下させる手段を設けたことを特徴とするＤＣ−Ｄ
Ｃコンバータの過電流制限回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27282190A JPH04150763A (ja) | 1990-10-11 | 1990-10-11 | Ｄｃ―ｄｃコンバータの過電流制限回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27282190A JPH04150763A (ja) | 1990-10-11 | 1990-10-11 | Ｄｃ―ｄｃコンバータの過電流制限回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04150763A true JPH04150763A (ja) | 1992-05-25 |
Family
ID=17519230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27282190A Pending JPH04150763A (ja) | 1990-10-11 | 1990-10-11 | Ｄｃ―ｄｃコンバータの過電流制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04150763A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995009476A1 (de) * | 1993-09-27 | 1995-04-06 | SIEMENS AKTIENGESELLSCHAFT öSTERREICH | Sperrwandler |
| CN108092502A (zh) * | 2017-12-27 | 2018-05-29 | 西安电子科技大学 | 双模式宽负载范围降压型开关电容dc-dc转换器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5388941A (en) * | 1977-01-17 | 1978-08-04 | Nippon Electric Ind | Switching regulator control system |
| JPS55141973A (en) * | 1979-04-20 | 1980-11-06 | Shindengen Electric Mfg Co Ltd | Control system of switching power supply device |
-
1990
- 1990-10-11 JP JP27282190A patent/JPH04150763A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5388941A (en) * | 1977-01-17 | 1978-08-04 | Nippon Electric Ind | Switching regulator control system |
| JPS55141973A (en) * | 1979-04-20 | 1980-11-06 | Shindengen Electric Mfg Co Ltd | Control system of switching power supply device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995009476A1 (de) * | 1993-09-27 | 1995-04-06 | SIEMENS AKTIENGESELLSCHAFT öSTERREICH | Sperrwandler |
| US5612858A (en) * | 1993-09-27 | 1997-03-18 | Siemens Aktiengesellschaft | Flyback converter |
| CN108092502A (zh) * | 2017-12-27 | 2018-05-29 | 西安电子科技大学 | 双模式宽负载范围降压型开关电容dc-dc转换器 |
| CN108092502B (zh) * | 2017-12-27 | 2019-11-22 | 西安电子科技大学 | 双模式宽负载范围降压型开关电容dc-dc转换器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229389B1 (en) | Class D modulator with peak current limit and load impedance sensing circuits | |
| US6127814A (en) | System to protect switch mode DC/DC converters against overload current | |
| JP4027822B2 (ja) | Ａｇｃ回路 | |
| US4309650A (en) | Average current controlled switching regulator utilizing digital control techniques | |
| JPS61109307A (ja) | 周波数安定２状態変調システム | |
| US5544032A (en) | Switching power supply | |
| TWI883516B (zh) | 電流限制時具固定頻率之切換式轉換器及控制電路與方法 | |
| US20130093405A1 (en) | Buck converter | |
| USRE38657E1 (en) | Current limitation programmable circuit for smart power actuators | |
| US5166871A (en) | Buck switching regulator with tow control loops | |
| JPH04150763A (ja) | Ｄｃ―ｄｃコンバータの過電流制限回路 | |
| US3602804A (en) | Regulator circuit responsive to input voltage,output voltage and current | |
| JPS60262224A (ja) | サイクル毎に制御される電力変換器 | |
| US8664923B2 (en) | Buck converter with hysteresis correction | |
| JPH0774562A (ja) | 時分割多重信号伝送用の伝送システムおよび送信機ならびに制御ループ | |
| JP2862296B2 (ja) | 電圧印加電流測定装置及び電流印加電圧測定装置 | |
| US10158326B2 (en) | Audio amplifier | |
| TWI523391B (zh) | 電源轉換器的混合式補償電路 | |
| JPH0353861B2 (ja) | ||
| JPH04150764A (ja) | Ｄｃ―ｄｃコンバータの過電流制限方法 | |
| CA1129957A (en) | Voltage regulation loop for inverter power supply | |
| EP1876710B1 (en) | Circuit arrangement comprising a semiconductor switch, a current sensing circuit and a control circuit | |
| KR20180078871A (ko) | 스위칭 전원장치에서 출력전압 리플의 자동 제한 방법 | |
| CN101079577B (zh) | 具有电流抵消补偿的电压调节器 | |
| TWI856488B (zh) | 等效串聯阻抗補償電路、恆定時間導通電路與電壓轉換裝置 |