JPH04151733A - マイクロコンピユータ装置 - Google Patents
マイクロコンピユータ装置Info
- Publication number
- JPH04151733A JPH04151733A JP27749290A JP27749290A JPH04151733A JP H04151733 A JPH04151733 A JP H04151733A JP 27749290 A JP27749290 A JP 27749290A JP 27749290 A JP27749290 A JP 27749290A JP H04151733 A JPH04151733 A JP H04151733A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- code
- instruction code
- rom
- screening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
コノ発明はマイクロコンピュータ装置の特にプログラム
メモリの読み出し装置に関するものである0 〔従来の技術〕 第4図は従来のマイクロコンピュータ装置の命令コード
読み出し装置の構成を示すブロック図である。図におい
て、(1)はユーザープログラムを記憶し1こ読み出し
専用メモリC以下ROMと呼ぶ)、(2)はROM m
より読み出された命令コードを一時的瘉こ記憶する命令
レジスタ、(7)は命令レジスタ(2)内の命令コード
を解読し命令を実行する1こめに。
メモリの読み出し装置に関するものである0 〔従来の技術〕 第4図は従来のマイクロコンピュータ装置の命令コード
読み出し装置の構成を示すブロック図である。図におい
て、(1)はユーザープログラムを記憶し1こ読み出し
専用メモリC以下ROMと呼ぶ)、(2)はROM m
より読み出された命令コードを一時的瘉こ記憶する命令
レジスタ、(7)は命令レジスタ(2)内の命令コード
を解読し命令を実行する1こめに。
図示していない中央演算処理装置及び周辺回路を制御す
るための制御信号を出力する命令デコーダである。
るための制御信号を出力する命令デコーダである。
次に動作について説明する。従来、マイクロコンピュー
タ装置のスクリーニング方法として、デバイスを高温状
態のまま外部から信号を入れること番こより、デバイス
の内部が変化するように動作させるといつ1こものであ
っに0 この方法の場合、デバイスを各種の動作状態にするため
の信号は複雑であり、製品別に特殊な機能を備える加熱
炉が必要となるため、従来外部よりクロック信号を供給
しユーザーのプログラムを実行させ5デバイスを動作状
態としてい1こ。
タ装置のスクリーニング方法として、デバイスを高温状
態のまま外部から信号を入れること番こより、デバイス
の内部が変化するように動作させるといつ1こものであ
っに0 この方法の場合、デバイスを各種の動作状態にするため
の信号は複雑であり、製品別に特殊な機能を備える加熱
炉が必要となるため、従来外部よりクロック信号を供給
しユーザーのプログラムを実行させ5デバイスを動作状
態としてい1こ。
ユーザーのプログラムを実行する場合には、kOMfl
)より出力された命令コードを命令レジスタ(2)へ−
時的にランチし、その内容がそのまま命令デコーダ(7
)へ送られる。命令デコーダ(力は送られてきた命令コ
ードを解読し、命令を実行する1こめの制御信号をそれ
ぞれの回路をこ出力する0ところが、周辺のシステムを
接続していないマイクロコンピュータ装置単体でユーザ
ープログラムを動作させる関係上、デバイスの動作を停
止させるような命令C以下5TOP命令と呼ぶ)等が含
まれていると、ユーザープログラムを実行しても前記特
別な命令のところまでしかプログラムが実行されていな
い場合が多くあった。
)より出力された命令コードを命令レジスタ(2)へ−
時的にランチし、その内容がそのまま命令デコーダ(7
)へ送られる。命令デコーダ(力は送られてきた命令コ
ードを解読し、命令を実行する1こめの制御信号をそれ
ぞれの回路をこ出力する0ところが、周辺のシステムを
接続していないマイクロコンピュータ装置単体でユーザ
ープログラムを動作させる関係上、デバイスの動作を停
止させるような命令C以下5TOP命令と呼ぶ)等が含
まれていると、ユーザープログラムを実行しても前記特
別な命令のところまでしかプログラムが実行されていな
い場合が多くあった。
従来のマイクロコンピュータ装置は以上のよう(こ構成
されていTこので、ユーザーのプログラムを実行させデ
バイスを動作状態としていても、5TOP命令等を含ん
でいると動作後すぐに停止してしまい、動作状態にして
いる意味が無くなつ1こり、ま1こ、適当なタイミング
でシステムリセットを掛ける信号を入れたとしても、リ
セット解除後から5TOP命令までの命令しか実行され
ず、デバイス内のある限られ1こ部分しか動作できない
Tこめ、スクリーニング効果を上げられないという問題
点かあつTこ。
されていTこので、ユーザーのプログラムを実行させデ
バイスを動作状態としていても、5TOP命令等を含ん
でいると動作後すぐに停止してしまい、動作状態にして
いる意味が無くなつ1こり、ま1こ、適当なタイミング
でシステムリセットを掛ける信号を入れたとしても、リ
セット解除後から5TOP命令までの命令しか実行され
ず、デバイス内のある限られ1こ部分しか動作できない
Tこめ、スクリーニング効果を上げられないという問題
点かあつTこ。
この発明は上記のような問題点を解消するγこめになさ
れ1こもので、ユーザーのプログラムに%足命令が入っ
ている場合をこ、この命令は実行せずに違う命令を実行
するマイクロコンピュータ装置を得ることを目的とする
。
れ1こもので、ユーザーのプログラムに%足命令が入っ
ている場合をこ、この命令は実行せずに違う命令を実行
するマイクロコンピュータ装置を得ることを目的とする
。
〔課題を解決する1こめの手段〕
この発明に係るマイクロコンピュータ装fli!、。
ユーザープログラムを記憶し1こROMから送出される
命令コードを、ある特定の命令コードと比較し一致する
かどうかを判定するとともに、この判定し1こ結果をこ
よりROMから送出された命令コードをそのまま命令デ
コーダへ送るか、あるいは別の命令コードを命令デコー
ダへ送るかの切り替えをできるようにしたものである。
命令コードを、ある特定の命令コードと比較し一致する
かどうかを判定するとともに、この判定し1こ結果をこ
よりROMから送出された命令コードをそのまま命令デ
コーダへ送るか、あるいは別の命令コードを命令デコー
ダへ送るかの切り替えをできるようにしたものである。
この発明における一致判定手段は、ROMより送出され
る命令コードとある特定命令コードを比較し、双方が一
致しているかどうかを判定し、この判定の指示によりコ
ード切り替え手段は、ROMからの命令コードあるいは
別の命令コードのどちらかを命令デコーダへ送出する。
る命令コードとある特定命令コードを比較し、双方が一
致しているかどうかを判定し、この判定の指示によりコ
ード切り替え手段は、ROMからの命令コードあるいは
別の命令コードのどちらかを命令デコーダへ送出する。
こうすることによりデバイスはROMからの命令は実行
せずに。
せずに。
別の命令を実行する。
以下、この発明の一実施例を図−二ついて説明する。第
1図はこの発明の一実施例であるマイクロコンピュータ
装置の命令コード読み出し部分の構成を示すブロック図
、第2図は第1図の一致判定手段(4)の構成を示す回
路図、第3図は第1図のコード切り替え手段(6)の構
成を示す回路図である。
1図はこの発明の一実施例であるマイクロコンピュータ
装置の命令コード読み出し部分の構成を示すブロック図
、第2図は第1図の一致判定手段(4)の構成を示す回
路図、第3図は第1図のコード切り替え手段(6)の構
成を示す回路図である。
図(こおいて、11)はユーザープログラムを記憶する
ROM、+21はROM fl)より送出されTこ命令
コードを一時的に記憶する命令レジスタ、(3)はある
命令コードA14)は命令コードA(3)と命令レジス
タ(2)の内容を比較し一致するかどうかを判定する一
致判定手段、(5)は別の命令コードB 、 (6)は
一致判定手段(4)からの指示により、命令レジスタ(
2)の内容あるいは命令コードB(5)のどちらかを出
力するコード切り替え手段、(7)は命令コードを解読
しその命令を実行するkめに中央演算処理装置および周
辺回路へ制御信号を送出する命令デコーダである。
ROM、+21はROM fl)より送出されTこ命令
コードを一時的に記憶する命令レジスタ、(3)はある
命令コードA14)は命令コードA(3)と命令レジス
タ(2)の内容を比較し一致するかどうかを判定する一
致判定手段、(5)は別の命令コードB 、 (6)は
一致判定手段(4)からの指示により、命令レジスタ(
2)の内容あるいは命令コードB(5)のどちらかを出
力するコード切り替え手段、(7)は命令コードを解読
しその命令を実行するkめに中央演算処理装置および周
辺回路へ制御信号を送出する命令デコーダである。
次に動作について説明する。ユーザーのプログラムを動
作させる場合、ROM(1)より送出された命令コード
を命令レジスタ(2)へ−時的にラッチする。ENA信
号が−H′の場合は、命令レジスタ(2)にランチされ
ている内容を一致判定手段(4)で命令コードA(3)
と一致しているかどうかを判定する。
作させる場合、ROM(1)より送出された命令コード
を命令レジスタ(2)へ−時的にラッチする。ENA信
号が−H′の場合は、命令レジスタ(2)にランチされ
ている内容を一致判定手段(4)で命令コードA(3)
と一致しているかどうかを判定する。
一致している場合は、一致判定手段(4)の出力信号で
あるCNTがH″を出力し、コード切り替え手段)6)
は命令レジスタ(2)の内容ではなく命令コードB (
5)の内容を命令デコーダ(7)へ送出する。一致しな
い場合は、CNT信号がL″になり、コード切り替え手
段(6)は命令レジスタ(2)の内容をそのまま命令デ
コーダ(7)へ送る。
あるCNTがH″を出力し、コード切り替え手段)6)
は命令レジスタ(2)の内容ではなく命令コードB (
5)の内容を命令デコーダ(7)へ送出する。一致しな
い場合は、CNT信号がL″になり、コード切り替え手
段(6)は命令レジスタ(2)の内容をそのまま命令デ
コーダ(7)へ送る。
また、ENA信号がL″の場合は、命令レジスタ(2)
の内容をこかかわらず、CNT信号がL・となり、コー
ド切り替え手段(6)の出力は命令レジスタ(2)の内
容となる。スクリーニングを行う場合、ENA信号がH
′になるようにし、命令コードA(3)を5TOP命令
、 命令コードB(5)をノンオペレーション命令C以
下NOP命令と呼J:)とすると、スクリーニング時に
は、5TOP命令が出力されてもNOP命令を実行する
1こめ、デバイスが停止してしまうことが無くなる。
の内容をこかかわらず、CNT信号がL・となり、コー
ド切り替え手段(6)の出力は命令レジスタ(2)の内
容となる。スクリーニングを行う場合、ENA信号がH
′になるようにし、命令コードA(3)を5TOP命令
、 命令コードB(5)をノンオペレーション命令C以
下NOP命令と呼J:)とすると、スクリーニング時に
は、5TOP命令が出力されてもNOP命令を実行する
1こめ、デバイスが停止してしまうことが無くなる。
なお、上記実施例では命令コードA(3)を一種類とし
Tこ場合を示しγこが、5TOP命令だけではなく。
Tこ場合を示しγこが、5TOP命令だけではなく。
ジャンプ命令、ブランチ命令等も入れると、デバイスの
同じ部分が動作し続けるということも防止できる。
同じ部分が動作し続けるということも防止できる。
以上のようをここの発明によれば、ある特定の命令だけ
を他の命令に置き換えることが出来るようをこ構成しT
こので、テスト時やスクリーニング時などに都合の悪い
命令を実行しなくてすみ、テストやスクリーニングの効
果を上げることができるという効果がある。
を他の命令に置き換えることが出来るようをこ構成しT
こので、テスト時やスクリーニング時などに都合の悪い
命令を実行しなくてすみ、テストやスクリーニングの効
果を上げることができるという効果がある。
第1図はこの発明の一実施例であるマイクロコンピュー
タ装置の命令コード出力部分の構成を示すブロック図、
第2図は第1図の一致判定手段の構成を示す回路図、第
3図は第1図コード切り替え手段の構成を示す回路図、
!4図は従来のマイクロコンピュータ装置の命令コード
の出力部分の構成を示すブロック図である。 図において、(1)はROM、+2)は命令レジスタ。 (3)は命令コードA、(4)は一致判定手段、(5)
は命令コードB 、 16)はコード切り替え手段、(
7)は命令デコーダを示す。 なお、図中、同一符号は同一 まrこは相当部分を示す
。
タ装置の命令コード出力部分の構成を示すブロック図、
第2図は第1図の一致判定手段の構成を示す回路図、第
3図は第1図コード切り替え手段の構成を示す回路図、
!4図は従来のマイクロコンピュータ装置の命令コード
の出力部分の構成を示すブロック図である。 図において、(1)はROM、+2)は命令レジスタ。 (3)は命令コードA、(4)は一致判定手段、(5)
は命令コードB 、 16)はコード切り替え手段、(
7)は命令デコーダを示す。 なお、図中、同一符号は同一 まrこは相当部分を示す
。
Claims (1)
- 少なくともユーザープログラムを記憶した読み出し専用
メモリと、この読み出し専用メモリから読み出された命
令を解読し、命令を実行するための制御信号を出力する
命令デコーダを有し、前記読み出し専用メモリの出力コ
ードがある特定命令コードと一致するかどうかを判定す
る一致判定手段と、この一致判定回路の指示により前記
読み出し専用メモリの内容ではなく、別の命令コードを
前記命令デコーダへ、送出するコード切り換え手段とを
備えたことを特徴とするマイクロコンピュータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27749290A JPH04151733A (ja) | 1990-10-15 | 1990-10-15 | マイクロコンピユータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27749290A JPH04151733A (ja) | 1990-10-15 | 1990-10-15 | マイクロコンピユータ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04151733A true JPH04151733A (ja) | 1992-05-25 |
Family
ID=17584355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27749290A Pending JPH04151733A (ja) | 1990-10-15 | 1990-10-15 | マイクロコンピユータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04151733A (ja) |
-
1990
- 1990-10-15 JP JP27749290A patent/JPH04151733A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02156334A (ja) | 情報処理装置 | |
| US5070476A (en) | Sequence controller | |
| EP0270081B1 (en) | Microprogram controller receiving interrupt request during instruction execution | |
| JPH0420496B2 (ja) | ||
| US4679194A (en) | Load double test instruction | |
| JP2677719B2 (ja) | 情報処理装置 | |
| KR940001268B1 (ko) | 가변길이의 각 명령에 대하여 지시된 미정의 어드레싱의 감사기능을 가지는 데이타 프로세서 | |
| US4511983A (en) | Apparatus for controlling microinstructions stored in a data processing unit memory | |
| KR900007296B1 (ko) | 차재용 마이크로콤퓨터 응용 제어장치 | |
| JP2880658B2 (ja) | マルチタスクプログラムの暴走検出装置 | |
| JPS56147246A (en) | Program control device | |
| JPS595931B2 (ja) | 演算処理システムのアドレス停止方式 | |
| JPS6051737B2 (ja) | オプシヨン命令イリ−ガル処理方式 | |
| JPH0546439A (ja) | 暴走監視装置 | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| JPH087679B2 (ja) | マイクロプロセッサ | |
| JPH0228724A (ja) | 分岐命令制御方式 | |
| JPS59121547A (ja) | マイクロプログラムメモリ制御方式 | |
| JPH05313915A (ja) | マイクロコンピュータ | |
| JPS61221844A (ja) | マイクロ・コンピユ−タ | |
| JPS6230454B2 (ja) | ||
| JPS63197247A (ja) | マイクロプログラム制御装置 | |
| JPS60159942A (ja) | デ−タ処理装置 | |
| JPH0340039A (ja) | ファームウェア診断装置 | |
| JPH03201037A (ja) | Lsiの試験方式 |