JPH04154278A - 低周波雑音抑圧回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 映像信号を標本化してディジタル映像信号として伝送す
る際に発生する低レベルの低周波ノイズを抑圧するため
の、低周波雑音抑圧回路に関し、必要なメモリ容量を少
なくすることができ、従って、ワンチップのＬＳＩ化も
容易な低周波雑音抑圧回路を提供することを目的とし、 入力ディジタル映像信号を所定画素ごとにライン方向に
平均化する平均化回路部と、該平均化された画素を１フ
レーム分蓄積するメモリ部と、該蓄積された１フレーム
前の平均画素と入力ディジタル映像信号の画素との減算
を行う減算部と、杉減算結果が低レベルのときはメモリ
部の出力を選択し、該減算結果が高レベルのときは入力
ディジタル映像信号を選択して送出する出力制御部とを
備えることによって構成される。

〔産業上の利用分野〕 本発明は、低周波ノイズを抑圧する回路に関し、特に映
像信号を標本化してディジタル映像信号として伝送する
際に発生する低レベルの低周波ノイズを抑圧するための
、低周波雑音抑圧回路に関するものである。

映像信号を標本化してディジタル映像信号として伝送す
る際に、低レベルの低周波ノイズが発生して、受信側で
アナログ映像信号を再生した際に、フレーム間における
低レベルのフリッカや低周波のノイズが発生する。

これらは、動きのある映像の場合は視覚的に感知されな
いが、静止画の場合はこれが目立って、視覚的に不快感
を与える。

そこで、このようなフレーム間のフリッカや低周波ノイ
ズを抑圧・除去することができるとともに、この場合の
処理に必要なフレームメモリの容量を小さくすることが
できる、低周波雑音抑圧回路を実現することが要望され
る。

［従来の技術］ 第３図は、従来の低周波雑音抑圧回路を示したものであ
って、１は１フレーム分の映像データを蓄積するフレー
ムメモリ部、２はディジタル映像信号入力からフレーム
メモリ部１の出力を減算する減算部、３は減算部２にお
ける減算結果に応じてディジタル映像信号の出力を制御
する出力制御部である。

第３図に示された低周波雑音抑圧回路においては、フレ
ームメモリ部ｌに１フレームの画像を形成する全画素骨
のデータを蓄える。そして減算部２において、ディジタ
ル映像信号入力とフレームメモリｌの出力との差分を対
応する画素ごとに検出する。

出力制御部３は、減算部２において差分が検出されたと
きは、ディジタル映像信号入力を選択し。

差分が検出されなかったときは、フレームメモリ１の出
力を選択するように切り替えを行うことによって、ディ
ジタル映像信号出力における低周波雑音を抑圧・除去す
る。

〔発明が解決しようとする課題〕

第３図に示された従来の低周波雑音抑圧回路においては
、フレームメモリ部１において、１フレーム分の全画素
のデータを蓄えるため、メモリ容量として約４Ｍビット
必要となる。しかしながら、このような大容量のメモリ
はまだまだ高価であるとともに、大容量のメモリを同一
チップ内にとりこんだ大規模集積回路（ＬＳＩ）の製作
は困難であるという問題がある。

本発明はこのような従来技術の課題を解決しようとする
ものであって、映像信号を標本化してディジタル映像信
号として伝送する際に発生する低レベルの低周波ノイズ
を抑圧するための、低周波雑音抑圧回路において、必要
なメモリ容量を少なくすることができ、従って、ワンチ
ップのＬＳＩ化も容易な低周波雑音抑圧回路を提供する
ことを目的としている。

〔課題を解決するための手段〕 第１図（ａ）、　（ｂ）は本発明の原理的構成を示した
ものである。

本発明の低周波雑音抑圧回路は、第１図（ａ）にその原
理的構成を示すように、平均化回路部５によって、入力
ディジタル映像信号を所定画素ごとにライン方向に平均
化し、メモリ部８によって、この平均化された画素を１
フレーム分蓄積し、減算部２によって、蓄積された１フ
レーム前の平均画素と入力ディジタル映像信号の画素と
の減算を行い、出力制御部３によって、この減算結果が
低レベルの場合はメモリ部８の出力を選択し、この減算
結果が高レベルのときは入力ディジタル映像信号を選択
して送出するようにしたものである。

また本発明の低周波雑音抑圧回路は、第１図ら）にその
原理的構成を示すように、リミッタ部４において、入力
ディジタル映像信号が特定の値にならないように制限し
て出力し、平均化回路部５によって、リミッタ部４の出
力を所定画素ごとにライン方向に平均化し、判定部６に
よって、平均化回路部５において平均化するディジタル
映像信号の変動幅が所定の閾値内であるか否かを判定し
、書込データ制御部７によって、この判定結果が閾値外
のときはリミッタ部４における特定の値を演算不要コー
ドとして出力し、判定結果が閾値内のときは平均化回路
部５からの平均化データを出力し、メモリ部８によって
、書込データ制御部７の出力を記憶し、減算部２によっ
て、７メモリ部８に蓄積された１フレーム前の平均画素
とリミッタ部４の出力画素との減算を行い、出力制御部
３によって、メモリ部８からの出力データが演算不要コ
ードであるときは、リミッタ部４の出力を選択し、メモ
リ部８からの出力データが演算不要コードでないときは
、減算部２における減算結果が低レベルのときメモリ部
８からの出力を選択し、減算結果が高レベルのときリミ
ッタ部４からの出力を選択してディジタル映像信号とし
て送出するようにしたものである。

［作用〕 本発明の低周波雑音抑圧回路においては、入力ディジタ
ル映像信号を所定画素ごとにライン方向に平均化し、こ
の平均化された画素を１フレーム分蓄積し、蓄積された
１フレーム前の平均画素と入力ディジタル映像信号の画
素との減算を行い、この減算結果が低レベルの場合は蓄
積され平均化された出力を選択し、この減算結果が高レ
ベルのときは入力ディジタル映像信号を選択して送出す
るようにしたので、映像信号を標本化してディジタル映
像信号として伝送する際に発生する低レベルの低周波ノ
イズを抑圧するための、低周波雑音抑圧回路において、
必要なメモリ容量を少なくすることができる。

また本発明の低周波雑音抑圧回路においては、入力ディ
ジタル映像信号が特定の値にならないようにリミッタ部
によって制限して出力し、この制限された出力を所定画
素ごとにライン方向に平均化し、この平均化するディジ
タル映像信号の変動幅が所定の閾値内であるか否かを判
定し、この判定結果が閾値外のときはディジタル映像信
号を制限した特定の値を演算不要コードとして出力し、
判定結果が闇値内のときは平均化データを出力してメモ
リ部に蓄積し、メモリ部に蓄積された１フレーム前の平
均画素とリミッタ部で制限された入力ディジタル映像信
号の画素との減算を減算部で行い、メモリ部からの出力
データが演算不要コードであるときは、リミッタ部から
の出力を選択し、メモリ部からの出力データが演算不要
コードでないときは、減算部における減算結果が低レベ
ルのときメモリ部からの出力を選択し、減算結果が高レ
ベルのときリミッタ部からの出力を選択してディジタル
映像信号として送出するようにしたので映像信号を標本
化してディジタル映像信号として伝送する際に発生する
低レベルの低周波ノイズを抑圧するだめの、低周波雑音
抑圧回路において、必要なメモリ容量を少なくすること
ができる。

すなわち、本発明の低周波雑音抑圧回路においては、メ
モリ部に、画素データを平均化して蓄えるようにしたの
で、メモリの容量を１／平均化対象画素数に削減するこ
とができ、回路コストを低減できるとともに、ワンチッ
プのＬＳＩ化も容易となる。

〔実施例〕

第２図は本発明の一実施例を示したものであって、第３
図におけると同じ部分を同じ番号で示１５は平均化回路
部、６は判定部、７は書込デーご制御部、８はメモリ部
である。

リミッタ部４においては、ディジタル映像信’が特定の
値にならないように、入力データに制ｐをかける。この
場合の特定の値としては、例え番オール０．オール１お
よび特定のコードの何れメを用いることができる。特定
の値としてオール（を用いる場合には、リミッタ部４は
、入力データ映像信号の下限値を＋１して、オール１が
ン在しないようにする制御を行う。特定の価としコその
他のものを用いる場合も同様に、その特定Ｃ値が存在し
なくなるように、入力データに制限（かける。

平均化回路部５においては、リミッタ部４が６のディジ
タル映像信号に対して、ライン方向（中方向）にｎ（例
えばｎ＝４）画素の平均値を算とする。

判定部６においては、リミッタ部４からのディジタル映
像信号における変動幅が閾値（例えば２〜３ＬＳＢ程度
）以内の場合は、低周波ノイズと判定し、変動幅が閾値
以上の場合は、高周波ノイズと判定する処理を行う。

書込みデータ制御部７においては、判定部６において低
周波ノイズと判定されたときは、平均化回路部５からの
平均化データをｎ画素周期でメモリ部８に書き込み、判
定部６において高周波ノイズと判定されたときは、演算
不要コードをｎ画素周期でメモリ部８に書き込む。この
場合の演算不要コードとしては、リミッタ部４で入力デ
ータを制限した特定の値を用いる。例えば特定の値がオ
ール０である場合には、演算不要コードとしてオール０
を書き込む。

減算部２においては、リミッタ部４からの現画素とメモ
リ部８から読み出した平均画素との減算を行う。

出力制御部３においては、ｎ画素周期でメモリ部８に書
き込まれたデータを受信して、受信データが演算不要コ
ードであった場合には、リミッタ部４からのディジタル
映像信号をそのまま送出する。

受信データが演算不要コード以外の場合は、減算部２に
おける減算結果が低レベル（例えば土２〜３ＬＳＢ）の
場合は、メモリ部８がらの平均画素の値を送出する。こ
の場合は、入力ｎ画素に対応して、平均画素をｎ回出力
する。一方、減算結果が高レベルの場合は、リミッタ部
４がらのディジタル映像信号をそのまま送出する。

なお本発明の低周波雑音抑圧回路は、ＮＴＳＣ方式の場
合に限らず、ＰＡＬ方式その他すべてのデータ映像信号
に対して適用可能なものである。

〔発明の効果〕

以上説明したように本発明によれば、メモリ容量を１／
平均化対象画素数に削ｆＩＩｉ（低減）した構成によっ
て、映像信号の標本化処理（ディジタル処理）時に発生
するフリッカや低周波雑音の抑圧。

除去を行うことができるので、低周波雑音抑圧回路にお
いて必要なメモリ容量を大幅に減少することができ、従
って低周波雑音抑圧回路のワンチップのＬＳＩ化も容易
となるだけでなく、コスト的にも有利である。

【図面の簡単な説明】

第１図（ａ）、　（ｂ）は本発明の原理的構成を示す図
、第２図は本発明の一実施例を示す図、第３図は従来の
低周波雑音抑圧回路を示す図である。 ２は減算部、３は出力制御部、４はリミッタ部、５は平
均化回路部、６は判定部、７は書込データ制御部、８は
メモリ部である。

Claims (2)

【特許請求の範囲】
1. （１）入力ディジタル映像信号を所定画素ごとにライン
   方向に平均化する平均化回路部（５）と、該平均化され
   た画素を１フレーム分蓄積するメモリ部（８）と、 該蓄積された１フレーム前の平均画素と入力ディジタル
   映像信号の画素との減算を行う減算部（２）と、 該減算結果が低レベルのときはメモリ部（８）の出力を
   選択し、該減算結果が高レベルのときは入力ディジタル
   映像信号を選択して送出する出力制御部（３）とを備え
   たことを特徴とする低周波雑音抑圧回路。
2. （２）入力ディジタル映像信号が特定の値にならないよ
   うに制限して出力するリミッタ部（４）と、該リミッタ
   部（４）の出力を所定画素ごとにライン方向に平均化す
   る平均化回路部（５）と、該平均化回路部（５）におい
   て平均化するディジタル映像信号の変動幅が所定の閾値
   内であるか否かを判定する判定部（６）と、 該判定結果が閾値外のときは前記リミッタ部（４）にお
   ける特定の値を演算不要コードとして出力し、該判定結
   果が閾値内のときは前記平均化回路部（５）からの平均
   化データを出力する書込データ制御部（７）と、 該書込データ制御部（７）の出力を蓄積するメモリ部（
   ８）と、 該メモリ部（８）に蓄積された１フレーム前の平均画素
   とリミッタ部（４）の出力画素との減算を行う減算部（
   ２）と、 該メモリ部（８）からの出力データが前記演算不要コー
   ドであるときは、前記リミッタ部（４）の出力を選択し
   、該メモリ部（８）からの出力データが演算不要コード
   でないときは、前記減算部（２）における減算結果が低
   レベルのときメモリ部（８）からの出力を選択し、該減
   算結果が高レベルのときリミッタ部（４）からの出力を
   選択してディジタル映像信号として送出する出力制御部
   （３）とを備えたことを特徴とする低周波雑音抑圧回路
   。