JPH04156095A - 時分割通話路装置における時間スイッチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概　　要］ ｌ５ＤＮに代表される回線交換方式でのブロードキャス
ト接続方式を改善すべく構成した時分割通話路装置にお
ける時間スイッチに関し。

ブロードキャスト時に１回のソフトアクセスで全対象端
末へ同一情報を通せるようにして、ソフトウェア処理の
低減や、接続時間、遅延時間の短縮をはかることを目的
とし、 通話路メモリのためのブロードキャスト用アドレスを発
生するブロードキャストアドレス発生回路と、該回路か
らのブロードキャスト用アドレスおよび制御メモリから
のアドレスのいずれかを選択するセレクタと、該セレク
タを制御するセレクタ制御回路とを設け、該セレクタ制
御回路を、端末種別を設定する端末テーブルと、ブロー
ドキャスト用アドレスを有効とするイネーブル信号を設
定・保持するレジスタと、該端末テーブルからの出力信
号と該レジスタからのイネーブル信号とに基づきセレク
タ制御信号を出力する制御用ゲート回路とをそなえて構
成する。

［産業上の利用分野コ 本発明は、ｌ５ＤＮに代表される回線交換方式でのブロ
ードキャスト接続方式を改善すべく構成した時分割通話
路装置における時間スイッチに関する。

［従来の技術］ 一般に、時分割通話路装置は、時分割多重伝送路（ハイ
ウェイ）上のＰＣＭ符号化された音声信号やディジタル
データ信号をタイムスロット位置の入替え操作により交
換するもので、この目的のために、２種類の時分割スイ
ッチ、つまり時間スイッチ（Ｔ）と空間スイッチ（Ｓ）
とにより構成されている。

例えば、第４図に示すように、入ハイウェイ２−１〜２
−ｎを介してｎ個の端末１−１〜１−ｎを収容する構内
交換機（ＰＢＸ）３は、Ｔ−５−Ｔ３段の通話路を用い
た時分割交換通話路装置として構成することができる。

つまり、入側の各ハイウェイ２−１〜２−ｎに接続され
る時間スイッチ（Ｔ）４−１〜４−ｎと、出側の各ハイ
ウェイ７−１〜７−ｎに接続される時間スイッチ（Ｔ）
５−１〜５−ｎと、これらの時間スイッチ４−１〜４−
ｎと５−１〜５−ｎとの間に設けられる空間スイッチ（
Ｓ）６とからＰＢＸ３が構成されている。

ここで、各時間スイッチ４−１〜４−ｎ（第５図では単
に符号４として記載する）は、１本のハイウェイ２−１
〜２−ｎ（第５図では単に符号２として記載する）上の
タイムスロット位置を入れ替えるもので、第５図に示す
ように、通話路メモリ８と、この通話路メモリ８のため
のアドレスを記憶する制御メモリ９とを有して構成され
ている。

このような構成により、入側のハイウェイ２上の信号は
、カウンタ情報に従って、通話路メモリ８に一旦書き込
まれる。一方、制御メモリ９には、中央制御装置（図示
せず）から送られてきたタイムスロット位置変更指定情
報（アドレス）が蓄えられており、この制御メモリ９か
らのアドレスに従って通話路メモリ８内の信号が読み出
され、タイムスロット位置が入れ替えられて出側のハイ
ウェイ２へ出力される。

なお、空間スイッチ６は、ｎ本のハイウェイ上の同一タ
イムスロット番号同士の信号入替えを行なうためのもの
である。

第４図に示すような回線交換システムにおいて、ＰＢＸ
３に収容される端末１−１〜１−ｎ相互間でのブロード
キャスト（放送、同報）は、制御メモリ９内の複数アド
レスに同一情報を書き込むことにより行なわれている。

例えば、第５図に示すように、入側のハイウェイ２から
通話路メモリ８の各アドレス″１〜４″に入力された情
報Ａ−Ｄのうち、情報Ｃを３つの所定端末へブロードキ
ャストする場合、制御メモリ９内の３つのアドレスに同
一情報、つまり、情報Ｃを格納する通話路メモリ８のア
ドレス情報“３″を予め書き込んでおく。

［発明が解決しようとする課題］ ところで、近年、ｌ５ＤＮに代表される回線交換方式と
ＬＡＮとの統合が急務となっており、その技術的に解決
すべき１つのポイントとして、ＬＡＮ端末からのブロー
ドキャストパケットを、回線交換方式においても、でき
るだけ少ない遅延時間で通過させるようにすることが挙
げられる。

しかしながら、第５図に示す従来の時間スイッチ４では
、ブロードキャスト先の端末数と同じ数だけ、制御メモ
リ９のアドレスをアクセスする必要があるため、ソフト
ウェアの処理が増加するとともに、全ブロードキャスト
接続を完了するまでの遅延時間が大きいなどの課題があ
る。

本発明は、このような課題に鑑みなされたもので、ブロ
ードキャストすべき情報が発生した時に１回のソフトア
クセスで全対象端末へ同一情報を通せるようにして、ソ
フトウェア処理の低減や、接続時間、遅延時間の短縮を
はかった、時分割通話路装置における時間スイッチを提
供することを目的としている。

［課題を解決するための手段］ 第１図は本発明の原理ブロック図である。

この第１図において、２ａは入ハイウェイ、２ｂは呂ハ
イウェイ、８は通話路メモリ、９はこの通話路メモリ８
のためのアドレスを記憶する制御メモリ、１０はレジス
タで、このレジスタ１０には、通話路メモリ８のための
ブロードキャスト用アドレス（即ちブロードキャストす
べき情報を格納する通話路メモリ８の読出チャネル番号
）を発生する続出チャネル番号ビット（ブロードキャス
トアドレス発生回路）１０ａと、ブロードキャスト用ア
ドレスを有効とするイネーブル信号を設定・保持するイ
ネーブル信号ビット１０ｂとがそなえられている。

また、１１はレジスタ１０の続出チャネル番号ビット１
０ａからのブロードキャスト用アドレスと制御メモリ９
からの個別アドレスとのいずれか一方を選択するセレク
タ、１２はセレクタ１１を制御するセレクタ制御回路で
ある。

そして、このセレクタ制御回路１２は。

■収容される端末（第４図の符号１−１〜１−ｎ参照）
がブロードキャストされるべき端末であるか否かの端末
種別を“０″または“１”で設定する端末テーブル１３
と、 ■前述したレジスタ１０のイネーブル信号ビットｌＯｂ
と、 ■端末テーブル１３からの出力信号とレジスタ１０のイ
ネーブル信号ビット１０ｂからのイネーブル信号との論
理積をとってセレクタ制御信号として出力しセレクタ１
１を切替制御するアンドゲート（制御用ゲート回路）１
４とをそなえて構成されている。

［作　　用コ 上述の本発明の時分割通話路装置における時間スイッチ
では、初期設定時に、端末テーブル１３に対し、システ
ムに収容する端末の種別、つまり、ブロードキャストさ
れるべき端末であるが否かの（ＬＡＮ端末か否か）を、
Ｉｔ　Ｏ”（ＬＡＮ端末以外）または１”（ＬＡＮ端末
）として設定する。また。

ブロードキャストすべき情報が無い場合にはレジスタ１
０のイネーブル信号ビット１０ｂを“′０′。

とし、制御メモリ９からの個別アドレスのみがセレクタ
１１により選択されて通話路メモリ８へ出力されるよう
にする。このとき、イネーブル信号ビット１０ｂが“′
０”であれば、アンドゲート１４の出力は、端末テーブ
ル１３がらの出力信号に関わらず′Ｏ”であり、セレク
タ１１は常に制御メモリ９側になっている。

一方、ブロードキャスト情報が発生した場合、例えば、
第１図ではＣがその情報であるとすると、レジスタ１０
の読出チャネル番号ビット１０ａに、情報Ｃを格納する
通話路メモリ８のアドレス“３″が書き込まれるととも
に、レジスタ１０のイネーブル信号ビットｌｏｂに、そ
のブロードキャスト用アドレス“３”を有効とするイネ
ーブル信号パ１”が設定される。

このとき、制御メモリ９と端末テーブル１３とは同一ク
ロックで同期して動作しており、制御メモリ９のアドレ
ス“１”の内容（ｄ、ｃ、：ｄｏｎ’ｔ　ｃａｒｅの略
）が出力されている時には端末テーブル１３のアドレス
６゛１”の内容（“１”）も出力されている。端末テー
ブル１３のアドレスａｔ　１　ｔ＋の内容は。

その対象端末がＬＡＮ端末つまりブロードキャストすべ
き端末であることを意味しており、アンドゲート１４の
出力は、この端末テーブル１３からの出力信号とイネー
ブル信号ビット１０ｂからの“１”とにより“ｌ”にな
る。

これにより、セレクタ１１の出力は、レジスタ１０の続
出チャネル番号ビット１０ａ側に切り替えられて、通話
路メモリ８のためのブロードキャスト用アドレス“３”
が出力され、情報Ｃが通話路メモリ８から出ハイウェイ
２ｂへ読み出される。

以降、同様の動作により、端末テーブル１３からの出力
が１”の場合には、情報Ｃが送り出される一方、端末テ
ーブル１３からの出力がＩＩ　Ｏ′１の場合には、アン
ドゲート１４の出力も“Ｏ”となり、セレクタ１１は制
御メモリ９側に切り替わって、制御メモリ９に設定され
た個別アドレスに応じた情報が通話路メモリ８から読み
出されることになる。

［実施例］ 以下、図面を参照して本発明の詳細な説明する。

第２図は本発明の一実施例を示すブロック図で、この第
２図に示すように、本実施例においても。

情報は、入ハイウェイ２ａを通じて通話路メモリ８Ａに
書き込まれ、セレクタＩＩＡからの読出アドレスに応じ
て、所定の情報が通話路メモリ８Ａから出ハイウェイ２
ｂへ読み出されるようになっている。なお、１５は入ハ
イウェイ２ａからの情報を通話路メモリ８Ａへシーケン
シャルに書き込むためのアドレスを発生するカウンタで
、このカウンタ１５からの書込アドレスに応じて、通話
路メモリ８Ａへの情報書込が行なわれるようになってい
る。

また、９Ａは通話路メモリ８Ａのためのアドレスを記憶
する制御メモリ（例えばＤＲＡＭにより構成される）、
ＩＯＡは通話路メモリ８Ａのためのブロードキャスト用
アドレス（即ちブロードキャスト情報を格納する通話路
メモリ８Ａの読出チャネル番号）を発生するフリップフ
ロップ（ブロードキャストアドレス発生回路）、ＩＯＢ
はこのフリップフロップＩＯＡからのブロードキャスト
用アドレスを有効とするためのイネーブル信号を設定・
保持するフリップフロップ（レジスタ）、１１Ａはフリ
ップフロップＩＯＡからのブロードキャスト用アドレス
と制御メモリ９Ａからの個別アドレスどのいずれか一方
を選択するセレクタ、１２ＡはセレクタＩＩＡを制御す
るセレクタ制御回路である。

そして、本実施例のセレクタ制御回路１２Ａは、前述し
たフリップフロップＩＯＢ、ＬＡＮ端末テーブル１３Ａ
、アンドゲート（制御用ゲート回路）１４Ａおよびカウ
ンタ１６から構成されている。

ここで、ＬＡＮ端末テーブル１３Ａは、収容される端末
（第４図の符号１−１〜１−ｎ参照）がＬＡＮ端末であ
るか否か（ブロードキャストされるべき端末であるか否
か）の端末種別を”Ｏ”（ＬＡＮ端末以外）または’ｌ
”（ＬＡＮ端末）で設定するもので例えばＤＲＡＭで構
成され、アンドゲート１４Ａは、ＬＡＮ端末テーブル１
３Ａからの高力信号とフリップフロップＩＯＢからのイ
ネーブル信号との論理積をとってセレクタ制御信号とし
て８カしセレクタＩＩＡを切替制御するものであり、カ
ウンタ１６は、制御メモリ９ＡおよびＬＡＮ端末テーブ
ル１３Ａの続出アドレスを発生するカウンタである。

上述の構成により、初期設定時に、ＬＡＮ端末テーブル
１３Ａに対し、システムに収容する端末の種別（ＬＡＮ
端末か否か）を、０′″または１１１　ｔ＋として設定
しておく。

ブロードキャストすべき情報が無い場合には、フリップ
フロップＩＯＨに１′０”を設定し、制御メモリ９Ａか
らの個別アドレスを全て有効としておく。これにより、
アンドゲート１４Ａの出力は、ＬＡＮ端末テーブル１３
Ａからの出力信号に関わらす０″で、セレクタＩＩＡは
常に制御メモリ９Ａ側になって、制御メモリ９Ａからの
個別アドレスが通話路メモリ８Ａへ出力される。

ブロードキャスト情報が発生した場合、例えば、第３図
に示すように、入ハイウェイ２ａから情報Ａ、Ｂ、Ｃ，
Ｄが入力され、これらのうちＣがブロードキャスト情報
であるとすると、フリップフロップＩＯＡに、情報Ｃを
格納する通話路メモリ８Ａのアドレス“１３”が書き込
まれるとともに、フリップフロップＩＯＨに、そのブロ
ードキャスト用アドレス１１３　ＩＩを有効とするため
のイネーブル信号１１１　Ｉ＋が設定される。

このとき、入ハイウェイ２ａがらの情報Ａ、Ｂ。

Ｃ，Ｄは、カウンタ１５がらの書込アドレス（Ｑｉ）に
応じて順次アドレス″１〜４″へ書き込まれてゆく。ま
た、制御メモリ９ＡとＬＡＮ端末テーブル１３Ａとは、
同一のクロック１６がらの読出アドレス（Ｑｉ）にて動
作しており、第３図に示すように、制御メモリ９Ａのア
ドレス１１１１１の内容（ｄ。

ｃ、）が出力されている時には、ＬＡＮ端末テーブル１
３Ａのアドレスｔ（１Ｆ＋の内容（”　１　”　）も出
方されている。

ＬＡＮ端末テーブル１３Ａのアドレス１１１”の内容は
、その対象端末がＬＡＮ端末であることを意味しており
、アンドゲート１４Ａの出力は、このＬＡＮ端末テーブ
ル１３Ａがらの出方信号とフリップフロップＩＯＢから
のイネーブル信号Ｉｔ　１７１との論理積（１１７１に
なる。

これにより、セレクタＩＩＡの出方は、フリップフロッ
プＩＯＡ側に切り替えられて、通話路メモリ８Ａのため
のブロードキャスト用アドレスｉｔ　３　ｊｊが出力さ
れ、情報Ｃが通話路メモリ８Ａから出ハイウェイ２ｂへ
読み出される。

以降、同様にして、ＬＡＮ端末テーブル１３Ａからの出
力が“１″の場合には、情報Ｃが送り出される一方、Ｌ
ＡＮ端末テーブル１３Ａからの出力が“Ｏ”の場合（ア
ドレスｉｉ　４　ｕ　）には、アンドゲート１４Ａの出
力も“Ｏ”となり、セレクタ１１Ａは制御メモリ９Ａ側
に切り替わって、制御メモリ９Ａに設定された個別アド
レス（”　１　”　）に応じた情報（Ａ）が通話路メモ
リ８Ａから出ハイウェイ２ｂへ読み出されることになる
。

なお、ブロードキャストすべき情報が、別アドレスの情
報となった場合には、−旦、フリップフロップＩＯＢの
イネーブル信号をｒｒ　Ｏ″′とし、その後、新しいア
ドレス（読出チャネル番号）とイネーブル信号ｉｔ　１
　ｔ＋とをそれぞれフリップフロップ１０Ａ、ＩＯＨに
設定する。

このように、本実施例によれば、ブロードキャストすべ
き情報が発生した場合には、ソフトウェアからの１回の
アクセスで、全ＬＡＮ端末へのブロードキャスト接続を
行なうことができるので、ソフトウェア処理が低減され
るとともに、接続時間、遅延時間が大幅に短縮されるの
である。

［発明の効果］ 以上詳述したように、本発明の時分割通話路装置におけ
る時間スイッチによれば、ブロードキャストすべき情報
が発生した場合に、ソフトウェアからの１回だけのアク
セスで全対象端末へ同一情報を伝送できるように構成し
たので、ソフトウェア処理を低減できるとともに、接続
時間、遅延時間を大幅に短縮できる効果がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示すブロック図、第３図は
本実施例の動作を説明するためのタイミングチャート。 第４図は一般的な時分割通話路装置の全体構成を示すブ
ロック図、 第５図は従来の時間スイッチの構成を示すブロック図で
ある。 図において、 ２ａは入ハイウェイ、 ２ｂは出ハイウェイ、 ８．８Ａは通話路メモリ、 ９．９Ａは制御メモリ、 １０はレジスタ、 １０ａは読出チャネル番号ビット（ブロードキャストア
ドレス発生回路）、 １０ｂはイネーブル信号ビット（レジスタ）、１０Ａは
フリップフロップ（ブロードキャストアドレス発生回路
）、 １０Ｂはフリップフロップ（レジスタ）、１１、ＩＩＡ
はセレクタ、 １２．１２Ａはセレクタ制御回路、 １３は端末テーブル、 １３ＡはＬＡＮ端末テーブル、 １４．１４Ａはアンドゲート（制御用ゲート回路）、１
５．１６はカウンタである。

Claims (1)

1. 【特許請求の範囲】 通話路メモリ（８、８Ａ）と、該通話路メモリ（８、８
   Ａ）のためのアドレスを記憶する制御メモリ（９、９Ａ
   ）とを有する時分割通話路装置における時間スイッチに
   おいて、 該通話路メモリ（８、８Ａ）のためのブロードキャスト
   用アドレスを発生するブロードキャストアドレス発生回
   路（１０ａ、１０Ａ）が設けられるとともに、該ブロー
   ドキャストアドレス発生回路（１０ａ、１０Ａ）からの
   ブロードキャスト用アドレスおよび該制御メモリ（９、
   ９Ａ）からのアドレスのいずれかを選択するセレクタ（
   １１、１１Ａ）と、 該セレクタ（１１、１１Ａ）を制御するセレクタ制御回
   路（１２、１２Ａ）とが設けられて、 該セレクタ制御回路（１２、１２Ａ）が、 端末種別を設定する端末テーブル（１３、１３Ａ）と、
   ブロードキャスト用アドレスを有効とするイネーブル信
   号を設定・保持するレジスタ（１０ｂ、１０Ｂ）と、 該端末テーブル（１３、１３Ａ）からの出力信号と該レ
   ジスタ（１０ｂ、１０Ｂ）からのイネーブル信号とに基
   づいてセレクタ制御信号を出力する制御用ゲート回路（
   １４、１４Ａ）とをそなえて構成されたことを特徴とす
   る、時分割通話路装置における時間スイッチ。