JPH03181298A

JPH03181298A - 時分割交換装置

Info

Publication number: JPH03181298A
Application number: JP1320026A
Authority: JP
Inventors: Masahiro Mitsuzuka; 正博三塚
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-12-08
Filing date: 1989-12-08
Publication date: 1991-08-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、デジタル電子交換機やデジタルボタン電話機
主装置等で使用される端末間の音声またはデータなどの
時分割情報の交換を行うための時分割交換装置に関する
。

従来の技術第４図は、従来のデジタル電子交換機等で使用されてい
る時分割交換装置の構成を示している。

第４図において、１は入力ハイウェイであり、入力ハイ
ウェイ１を通じて伝送されてきた時分割情報は、そのハ
イウェイ番号（物理的な位置）およびタイムスロット番
号（時間的な位置）をアドレスと′して、通話メモリ２
内に蓄積される。３は保”２ｆ、％　ＩＪ　？あり、デ
ジ２７．電□交換機等。装置全体の呼処理全般の制御を
行なう主制御回路４からの交換接続情報を、外部インタ
フェース部５を通じて蓄積する。交換接続情報は、通話
メモリ２内に蓄積されている時分割情報を出力ハイウェ
イ６の如何なるハイウェイ番号の、如何なるタイムスロ
ット番号へ出力するかを指示する。この交換接続情報を
もとに、特定の出力タイミングにより、通話メモリ２内
に蓄積されていた時分割情報が出力ハイウェイ６に出力
される。７は入カハイウエイ１および出力ハイウェイ６
上の時分割情報、ならびに保持メモリ３および通話メモ
リ２に同期を与えるクロック◆フレーム信号生成部であ
る。

次に上記従来例の動作について説明する。入力ハイウェ
イ１上の時分割情報が、第５図に示すように、入力ハイ
ウェイ番号１の各タイムスロット番号Ｔ　Ｓ　１　、　
Ｔ　Ｓ　２　、　Ｔ　Ｓ　３　・＝　Ｔ　Ｓ　ｎ上に、
時分割データＡＯ，ＢＯ，Ｃｏ−２０と、入力ハイウェ
イ番号２の各タイムスロットＴＳＩ、ＴＳ２、ＴＳ３−
ＴＳｎ上に、時分割データＡｌ、Ｂ１、Ｃ１・・・ｚｌ
とがそれぞれ存在したとする。この時分割データＡＯ，
ＢＯ，Ｃｏ・・・２０ＳＡｌ。

８１、ＣＩ・・・ｚｌは、第６図に示すように、アドレ
スの下位がハイウェイ番号に、上位がタイムスロット番
号に対応した通話メモリ２内に、クロック・フレーム信
号生成部７で生成される入力タイミングに同期して順次
蓄積される。

いま、第７図に示すように、アドレスの下位が出力ハイ
ウェイ番号に、上位がタイムスロット番号にそれぞれ対
応した保持メモリ３に、データとして、そのデータの下
位に入力ハイウェイ番号が、上位にタイムスロット番号
が書き込まれていたものとする。さて、クロック・フレ
ーム信号生成部７からの出力タイミングにより、保持メ
モリ３へ出力ハイウェイ番号（下位）およびタイムスロ
ット番号（上位）が読み出しアドレスとして出力される
と、保持メモリ３に蓄積されていたプーリ、蓄積されて
いた時分割情報が、第５図に示すように、入力ハイウェ
イ１上とは異なる順序、すなわちＢＯ，Ｂｌ、Ａｌ・・
・Ｄｌ、ＡＯ，ＣＩ、ＥＯ・・・ＣＯで出力ハイウェイ
６上へ出力される。

このように上記従来の時分割交換装置でも、主制御回路
４が、端末からの呼制御情報をもとに外部インタフェー
ス部５を通じて保持メモリ３の蓄積データ（入力ハイウ
ェイ番号、タイムスロット番号）を書き換えること６二
より、自在に時分割情報の交換を行うことができる。

発明が解決しようとする課題しかしながら、上記従来の時分割交換装置では、複数の
タイムスロットに跨って意味を持つ時分割情報（ＩＳＤ
ＮのＨＯチャネルなど）を交換する場合、時間順序性が
確保できないという問題があった。これを第８図および
第９図を用いて説明する。第８図は時分割情報の時間順
序性が確保されている場合を示し、第９図は時間順序性
が確保されていない場合を示している。第８図および第
９図において、入力ハイウェイのタイムスロッ）ｎｏ、
ｎｔ上の時分割情報Ａｌ、Ａ２は、同一フレーム（時間
）内で２つそろって意味のあるデータであるとする。第
８図のように、入力ハイウェイと出力ハイウェイのタイ
ムスロットの順序関係がｎｏ＜　７１１２．　ｎｌ＜　
７７８の場合には、時間順序性が確保される。しかしな
がら、第９図のように、タイムスロットの順序関係がｎ
ｏ＜　７７ｇ、　／７１＞　／）ＩＩの場合は、Ａ２の
データが７７ｔ＞７２ａのため、出力ハイウェイのタイ
ムスロットｎ３の出力タイミング（通話メモリの読み出
しタイミング）が、入力ハイウェイのタイムスロットｎ
１の入力タイミング（通話メモリの書き込みタイミング
）より早いため、同一フレーム内の時分割情報Ａ２の交
換が出来ず、１つ前のフレーム内の時分割情報Ａ２−１
が交換、出力されてしまい、時間順序性の確保が出来な
い。

本発明は、このような従来の問題を解決するものであり
、時分割交換における時間順序性の確保ができる優れた
時分割交換装置を提供することを目的とする。

課題を解決するための手段本発明は、上記目的を達成するために、入力ハイウェイ
から通話メモリへ通じる線路に平行に１フレーム遅延部
および１フレーム遅延した時分割情報を蓄積する遅延通
話メモリとを直列に設けるとともに保持メモリ内に時間
順序性確保の必要性を判定する通常／遅延切換フラグを
設け、さらに通話メモリおよび遅延通話メモリと出力ハ
イウェイとの間に出力ハイウェイ選択部を設け、通話メ
モリおよび遅延通話メモリから出力される通常のおよび
１フレーム遅延した時分割情報を出力ハイウェイ選択部
により、保持メモリ内の通常／遅延切換フラグにもとづ
く信号により選択して出力ハイウェイに出力するように
したものである。

作用本発明は上記のような構成により次のような作用を有す
る。すなわち、時分割交換装置内の入力ハイウェイから
通話メモリへの線路に平行に１フレ一ム分の遅延部およ
びこれに直列に接続された１フレーム遅延した時分割情
報を蓄積する遅延通話メモリを設けることにより、同一
フレーム内において時分割情報が交換できない場合、す
なわち交換された複数の時分割情報が同一フレームにお
いて連続性が確保できない場合、先行して交換された時
分割情報を１フレーム遅延して時分割させて一時的に蓄
積することができる。また、通話メモリおよび遅延通話
メモリと出力ハイウェイとの間に出力ハイウェイ選択部
を設けることにより、通話メモリからの通常の時分割情
報と、遅延通話メモリからの１フレーム遅延した時分割
情報とを選択して、出力ハイウェイへ時間順序性を確保
した状態で時分割情報を出力させることができる。

出力ハイウェイ選択部の切換信号は、保持メモリ内に設
けられた通常／遅延切換フラグをもとに作られる。この
フラグによる通常／遅延切換信号は、保持メモリからの
データ読み出しタイミング（通話メモリへの読み出しア
ドレス出力タイミング）時に同期して、保持メモリから
出力ハイウェイ選択部に出力される。

実施例第１図は、本発明の一実施例の構成を示す概略ブロック
図である。第１図において、１１は入力ハイウェイ、１
２は入力ハイウェイ１１から送られてきた時分割情報を
交換接続のために一時的に記憶する通話メモリ、１３は
通話メモリ１２内に記憶された時分割情報の順番を入れ
替える交換接続情報を記憶する保持メモリであり、その
メモリ内に通常／遅延切換フラグを有する。１４は時分
割情報の交換を制御する主制御回路、１５は主制御回路
１４からの交換接続情報を保持メモリ１４に伝えるため
の外部インタフェース部、１６は出力ハイウェイ、１７
は入力ハイウェイ１１および出力ハイウェイ１６上の時
分割情報、ならびに保持メモリ１３および通話メモリ１
２に同期を与えるクロック・フレーム信号生成部である
。１８は入力ハイウェイ１１上の時分割情報を１フレ一
ム分遅延させる１フレーム遅延部である。１９は通話メ
モリ１２と同様に入力ハイウェイ番号（物理的な位置）
およびタイムスロット番号（時間的な位置）をアドレス
として、１フレーム遅延部１８から出力された１フレ一
ム分遅延した時分割情報を蓄積する遅延通話メモリであ
る。２０は出力ハイウェイ選択部であり、出力タイミン
グ時に通話メモリ１２および遅延通話メモリ１９から同
時に出力されたそれぞれの時分割情報を通常／遅延切換
信号２１をもとに選択して出力ハイウェイ１６へ出力す
る部分である。通常／遅延切換信号２１は、保持メモリ
１３内に設けられた通常／遅延切換フラグをもとに作成
される信号である。

次に上記実施例の動作において、時間順序性を確保して
時分割情報が交換される過程について説明する。主制御
部１４から保持メモリ１３に出力ハイウェイ番号および
タイムスロット番号をアドレスとして書き込まれる交換
接続情報は、第２図に示すように入力ハイウェイ番号お
よびタイムスロット番号の他に、通常／遅延切換フラグ
を有するものとする。通常／遅延切換フラグは、時分割
情報の出力タイミング時に保持メモリ１３から出力され
、通常／遅延切換信号を生成されるものであり、その内
容については、主制御回路１４で予め把握されている時
間順序性の情報源、例えば入力タイムスロット値が出力
タイムスロツ値より大きいなどの情報源により指示され
るものである。

出力タイミング時には、通話メモリ１２からの遅延され
ない通常の時分割情報と、遅延通話メモリ１９からの１
フレーム遅延部１８で１フレ一ム分遅延を施された時分
割情報とが同時に出力ハイウェイ選択部２０に入力され
る。出力ハイウェイ選択部２０では、通常／遅延切換信
号により、第９図に示す従来例では時間順序性が確保で
きない時分割情報の交換が、第３図に示すように、出力
タイムスロット番号ｎ２の時分割情報を１フレ一ム分遅
延させて出力ハイウェイ１６へ出力することにより、時
間順序性を確保した交換が可能となる。すなわち、第９
図に示す従来例では、出力タイムスロット番号ｎ３が入
力タイムスロット番号ｎ１よりも小さいため、一つ前の
フレーム第に−１の時分割情報Ａ２−１が現フレームで
ある第にフレームの時分割情報Ａ１の後に入ってしまう
ことにより時間順序性がくずれるのであるが、この実施
例では、さらにＡ２−１と同じ前回フレーム第に−１の
時分割情報Ａ１−１をも現フレームである第にフレーム
に取り込むことによって時間順序性を確保したものであ
る。これにより、通話メモリ上のＡｌおよびＡ２とも次
のフレームに送られることになるので、次の第に◆１フ
レームではＡ１とＡ２が時間順序性を保ったまま出力さ
れることになる。

このように上記実施例によれば、時間的に先行して交換
された時分割情報を１フレーム遅延部１８で１フレ一ム
分遅延させて遅延通話メモリ１９に蓄積するとともに、
保持メモリ１４からの通常／遅延切換信号により出力ハ
イウェイ選択部２０で遅延を施されていない時分割情報
と遅延させた時分割情報とを選択して出力ハイウェイ１
６に出力させるので、複数の時分割情報を時間順序性を
確保した状態で出力できる効果がある。

発明の効果本発明は、上記実施例から明らかなように、時分割交換
装置内に１フレーム遅延部、遅延通話メモリおよび出力
ハイウェイ選択部を設けるとともに、保持メモリ内に時
間順序性確保の必要性を判定する通常／遅延切換フラグ
を設け、この通常／遅延切換フラグにもとづく信号によ
り、１フレ一ム分遅延させた時分割情報と遅延のない時
分割情報とを出力ハイウェイ選択部で選択して出力する
ことにより、時間順序性の必要な時分割情報を時間順序
性を確保した状態で時分割交換ができるという効果を有
する。

【図面の簡単な説明】

第１図は本発明の一実施例における時分割交換装置の概
略ブロック図、第２図は同装置における保持メモリの構
成を示す図、第３図は間装における時分割データの交換
の態様を示す図、第４図は従来の時分割交換装置の概略
ブロック図、第５図は同装置の時分割データを示す図、
第６図は同装置における通話メモリの構成を示す図、第
７図は同装置における保持メモリの構成を示す図、第８
図は同装置における時分割データの交換の態様を示す図
、第９図は同装置における時分割データの交換の別の態
様を示す図である。１１・・・入力ハイウェイ、１２・・・通話メモリ、１
３・・・保持メモリ、１４・・・主制御回路、１５・・
・外部インタフェース部、１６・・・出力ハイウェイ、
１７・・・クロック・フレーム信号生成部、１８・・・
１フレーム遅延部、１９・・・遅延通話メモリ、２０・
・・出力ハイウェイ選択部、２１・・・通常／遅延切換
信号。

Claims

【特許請求の範囲】

入力ハイウェイと保持メモリとの間に設けられた通話メ
モリと、前記保持メモリ内に設けられた時間順序性確保
の必要性を判定する通常／遅延切換フラグと、前記入力
ハイウェイと保持メモリとの間に直列に設けられた１フ
レーム遅延部および遅延通話メモリと、前記通話メモリ
および遅延通話メモリから通常のおよび１フレーム遅延
された時間分割情報を入力されてこれら時分割情報を前
記保持メモリ内の通常／遅延切換フラグにもとづく信号
により選択して出力ハイウェイに出力する出力ハイウェ
イ選択部とを備えた時分割交換装置。