JPH04157767A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は薄膜トランジスタ、特に逆スクガー型のアモ
ルファス°シリコン薄膜トランジスタに関する。

（従来の技術） 活性層をアモルファスシリコン（ａ−Ｓｉ）から形【し
た薄膜トランジスタ（ａ−３ｉＴＦＴ）は、高いスイッ
チング比が得られ、しかも低温プロセスにより大面積の
ガラス基板上に形成できるといった利点を有するため、
液晶デイスプレィやイメージセンサそのほかの駆動素子
として利用されている。特に、ａ−９ｉＴＦＴは微細な
画素で大画面を形成することが望まれるアクティブマト
リクス型の液晶デイスプレィに適した駆動素子として期
待されている。

ＩＩ！３図は従来のａ−５ｉＴＦ丁の構成の説明に供す
る断面図である。尚、８３図に示すａ−８ｉＴＦＴに関
しては文献工：第３４回応用物理学関係連合講演予稿集
（第１分冊）　応用物理学会１９８７年３月２８日　ｏ
、２６３をを照されたい。

図示例のａ−８ｉＴＦＴは液晶デイスプレィの駆動素子
としで用いられる逆スタガー型のＴＰＴであって、絶縁
性基板１０上に順次に設けた制御電極１２、ゲート結縛
１１！１４及びアモルファスシリコンｌ’１（ａ−３ｉ
層）１６と、このａ−５ｉ層１６上に設けた笥−主電極
１８及び第二主電極２ｏとを備えて成る。

制街電極１２及び透明導電層２２を双方共に、ガラスか
ら成る絶縁性基板１００基板面１０ａに設け、制御電極
１２をタンクル（Ｔ　ａ）から及び透明導電＃２２’＆
酸化インジウム錫（ＩＴＯ）から形成する。透明導電層
２２は液晶デイスプレィの画素電極であり、第二主電極
２０は透明導電層２２と接続される。

ゲート結縛１１１４は、１ＩｉｌＪ御電極１２上に順次
に設けた第−絶縁膜２４及び第二絶縁１１２６から成り
、第一絶縁１１２４ｊａ五酸化タンタル（Ｔ　ａ２０、
）から及び第二絶縁！２６をシリコン酸化物（ＳｉＯｘ
）から形成している。

また笥−主電極１８をａ−８ｉ層２６の一方の側部に、
及び第二主電極２０をａ−５ｉ層２６の他方の側部から
透明導電層２２まで延在させて設け、これら主電極１８
及び２０をアルミニウムから形成する。尚、ａ−３ｉ層
１６と第一主電極１８及び第二主電極２０との間にそれ
ぞれａ−３ｉのｎ中層１７を形成し、ａ−８ｉ＃１６と
これら主電極１８．２０とをそれぞれｎ＋層］７を介し
てオーミック接続する。

そして上述のような構成のａ−ＳｉＴＦＴと画素電極２
２とを保護層２８により覆い、これらＴＰＴ及び画素電
８ｉ２２を保護する。

第４図は従来の他のａ−ＳｉＴＦＴの構成の説明に供す
る断面図である。尚、第４図に示すａ−８ｉ　Ｔ　Ｆ　
Ｔ　（＋：関しでは文献１１：１９８８　５ＩＤＩｎｔ
ｅｒｎａｔｉｏｎａｌ　　ｓｙｍｐｏｓｉ−ｕｍ　　Ｄ
ＩＧＥＳ工　ＯＦ　　ＴＥＣＨＮＩＣＡＬＰＡＰＥＲ８
（１９８８ニスアイデイ−インターナショナル　シンポ
ジウム　ダイジェストオブ　テクニカル　ペーパーズ）
　　ｐ、３Ｔｏ〜３１３を會照されたい。

以下の説明では、主として上述の従来例と相違する点に
つき説明し、上述の従来例と同様の点についてはその詳
細な説明を省略する。

第４図の例では絶縁性基板１０の基板面１０ａに、制御
電極１２、第−絶１８１１２４及び第二絶縁１１２６を
順次に設け、第二絶ｍｌ［２６をシリコン璽化物（Ｓｉ
Ｎｘ）から形成する。

そして第二絶縁膜２６を透明導電層２２の配設−域まで
延在させ、この菓二絶繍膜２６上に透明導電４２２を設
ゆる。

（発明が解決しようとする課題） 前者の従来技術では、次の■〜■に述べるような問題点
があった。

■透明導電層を基板面に形成するのでａ−３ｉ層及び透
明導電層間の段差が大きくなり、第二主電極をａ−３ｉ
層から透明導電層まで延在させて形成する際に断ＩＩそ
生じやすく、歩留つが低下する。

■制御電極及び透明導電層を同一基板面に形成している
ので基板表面を介して制御電極及び透明導電層の間にリ
ーク電流が流れやすく、ＴＰＴの電気的特性が劣化する
。

■制御電極及び透明導電層を同一基板面に形成している
ので、透明導電層をホトリソ及びエツチングにより形成
した際に局所的なエツチング不良が生じるとこのエツチ
ング不良で残存した部分が制御電極及び透明導電層を短
絡する可能性が高く、歩留りが低下する。

■ａ−８ｉ層と接触する第二絶縁膜をシリコン酸化物（
ＳｉＯｖ）から形成しているのでＴＰＴの電界効果移動
度が低くなり、従ってしきい値電圧が高くなりＴＰＴの
電気的特性が劣化する。

また後者の従来技術では、第二絶縁膜をシリコン璽化物
（ＳｉＮｘ）から形成し、この第二絶縁膜上にＩＴＯか
ら成る透明導電層を形成する。これらＳｉＮｘ及びＩＴ
Ｏの闇の接着力は弱いので、ＩＴＯｆ！エツチングによ
り所定形状に加工する際ＩＴ○が第二絶縁膜上から剥離
しやすく、従ってエツチングにより所定形状のＩＴＯｔ
ｒ形成することが難しいという問題点があった。そこで
ＩＴＯとの良好な接着力が得られるＳ　ｉ　Ｏｖから第
二絶縁膜を形成すると、ａ−８ｉ層は第二絶縁膜を形成
するＳｉＯｖと接することとなるのでＴＰＴの電界効果
移動度が低くなり、従ってＴＰＴのしきい値電圧が高く
なりＴＰＴの電気的特性が劣化するという問題点があっ
た。

この発明の目的は上述した従来の間−点を解決し、英用
に適した電気的特性が得られ歩留り良く製造できる薄膜
トランジスタを提供することにある。

（課題を解決するための手段） この目的の達成を図るため、この発明の薄膜トランジス
タは、 絶縁性基板上に順次に設けた制御電極、ゲート絶縁膜及
びアモルファスシリコン層と、アモルファスシリコン層
上に設けた第一主電極及び第二主電極とを備えて成り、
第二主電極は透明導電層と接続される薄膜トランジスタ
において、ゲート絶縁膜は電界効果移動度を大きくする
第一膜と透明導電層との付着力が大きな第二膜とを少な
くとも含み、 第一膜をアモルファスシリコン層と接触させて設け、 第二膜を透明導電層の配設領域まで延在させて設けて成
ることを特徴とする。

（作用） このような構成の薄膜トランジスタによれば、ゲート絶
縁膜の第一膜をアモルファスシリコン層と接触させて設
けるので、電界効果移動度を大きくすることができる。

また第二膜を透明導電層の配設領域まで延在させて設け
るので、透明導電層を第二膜上に積層することができる
。

（案施例） 以下、図面ヲ嵜照し、この発明の夾施例につき説明する
。尚、図面はこの発明が理解できる程度に概略的に示し
であるにすぎない。

第１図はこの発明の第−寅施例の構成の説明に供する断
面図である。

篤−英施例の薄膜トランジスタは逆スタガー型のａ−８
ｉＴＦＴであり、この冥施例の薄膜トランジスタを例え
ばアクティブマトリクス型液晶デイスプレィの駆動素子
として用いる。従ってこの英施例では後述する透明導電
層は液晶デイスプレィの画素電極である。アクティブマ
トリクス型液晶デイスプレィにおいては、走査電極及び
信号電極を相交差させて設けこれら走査電極及び信号電
極の交差部に画素電極を配置して画素電極をマトリクス
状に配列し薄膜トランジスタを介して画素電極と走査電
極及び信号電極とを接続する。１１図はこのような液晶
デイスプレィにおいて１個の画素電極と１個の薄膜トラ
ンジスタに着目しこれら電極及びトランジスタの接続状
ｗ１を概略的に示した図である。

第１図にも示すように、この冥施例の薄膜トランジスタ
は絶縁性基板３０上に順次に設けた制御電極３２、ゲー
ト絶縁膜３４及びアモルファスシリＤン（ａ−３ｉ）層
３６と、ａ−８ｉ層３６上に設けた第一主電極３８及び
第二主電極４０とを備えて成る。

そしてゲート絶縁膜３４は電界効果移動度を大きくする
第一膜゛４゛４．４６と、透明導電層４２との付着力が
大きな第二膜４８とを含み、第一膜４６をａ−８ｉ層３
６と接触させ、第二膜４８を透明導電層４２の配設領域
まで延在させて設ける。

より詳細に説明すればこの夾施例では、透光牲を有する
絶縁性基板３０の一方の基板面３０ａに制御電極３２１
＆設ける。

ゲーｔ［ｌｌ１ｉ３４は第一膜及び第二膜を交互に積層
して成る多層構造の積層体４６を含み、制御電極３２上
に順次に設けた絶＄１１１４４と積層体。

４６とから成る。積層体４６は絶縁１１４４上に順次に
設けた第一膜４８、第二ｍ１５０及び第一膜５２から成
り、第一膜４８及び５２はアモルファス状のシリコン窟
化膜Ｃ３ｘＮｘ膜）、及び第二膜５ｏはアモルファス状
のシリコン酸化膜（ＳｌｌＯマ膜）である。

さらにこの実施例では、第一１１４８及び第二膜５０１
＆透明導電層４２の配設領域まで延在させて設け、第二
ＳＳＯの上に透明導電層４２を設ける。透明導電層４２
の配設領域まで延在させた第一膜４８及び第二膜５０を
、透光性を有する膜とする。ＳｉＮｘ膜及びＳｉＯｖｌ
ｌは透光性を有する膜であり従ってこの実施例では積層
体４６を構成する全ての第一膜及び第二膜を透光性の膜
としたが、少なくとも蔦−膜４８及び５ｏを透光性の膜
とすればよい、尚、透明導電層４２は液晶デイスプレィ
の画素電極である。

そして積層体４６の第二膜５２上にａ−３ｉ層３６を設
ける。これら第二ＭＩ５２及びａ−８ｉ層３６を制御電
極３２の配設領域に対応する領域に島状に設ける。ａ−
３ｉ層３６は＊ｓトランジスタの活性層を構成する。

モしてａ−８ｉ層３６上の一方の側部に第一主電極３８
を設け、また第二主電極４０をａ−８ｉ層３６上の他方
の側部から透明導電層４２まで延在させて設ける。ａ−
８ｉ層３６の上部と第一主電極３８との間にａ−３ｉの
ｎ中層３７を、またａ−８ｉ層３６の上部と第二主電極
４０との闇にｎ◆十層９を設け、ａ−８ｉ層３６とこれ
ら主電極３８．４ｏとをｎ÷十層７．３９を介しオーミ
ック接続する。第一主電極３８及び第二主電極４ｏの間
にはａ−８ｉ層３６の上部を露出する凹部５４が形成さ
れ、ｎ中層層３７．３９は凹部５４をはさむ位置に互い
に離間配Ｗされてａ　−Ｓｉ層３６の上部に設けられて
いる。

そして上述のような構成のこの実施例の薄膜トランジス
タと透明導電層４２とを保護層５６により被覆する。

次にこの実施例の製造工程につき簡単に説明する。尚、
この発明は以下の説明で述べる形成材料、形成方法及び
数１的条件に限定されるものではない。

まず透光性を有する絶縁性基板３０としてガラス基板を
用意し、この基板３ｏの一方の基板面３０ａ上に制御電
極３２を形成する。この形成では制御電極３２形成用の
タンタル（Ｔ　ａ）膜を、スパック法そのほかの技術に
より、膜厚２００〜３００ｕｍ程度に積層する。そして
ホトリソ及びエツチング技術により、Ｔａ１ｌ！所定形
状にバターニングして、Ｔａ膜から成る制御電極３２を
得る。

次いで制御電極３２に絶１１１１４４を形成する。

この形成では制御電極３２の表面から１００ｎｍ程度の
深さまでの表層部分を陽極酸化法そのほかの技術により
酸化して、膜厚２００〜３００ｎｍ程度の五酸化タンタ
ル（ＴａｚＯｓ）膜を形成しこのＴａ２０５膜から成る
絶縁膜４４を得る。

次に絶縁１１４４上に順次に積層体４６及びａ−Ｓｉ層
３６を形成する。この形成ではまず、プラズマＣＶＤ（
Ｃｈｅｍｉｃａｌ　　ＶａｐｏｒＤｅｐｏｓｔｉｏｎ）
法そのほかの技術により、膜厚１０ｏ〜２００ｎｍ程度
の第一８１４８形成用の５ｉＮｘｌｌと、膜厚５０ｎｍ
程度の第二１ｉ５０形成用のＳ　ｉ　ＯＹ　ＩＩと、膜
厚１００〜２００ｎｍ程度の篤−１！５２形成用のＳ　
ｉ　Ｎｘ　Ｍｌと、膜厚２０〜２００ｎｍ程度のａ−８
ｉ層と、膜厚５０ｎｍ程度のｎ中層３７．３９形成用の
ａ−８ｉのｎ＋層とを絶縁膜４４上に順次に積層する。

この際、第一１１４８形成用のＳ　ｉ　Ｎｘ　ＩＩと、
第二膜５０形成用のＳｉＯｖｌｌとを透明導電層４２の
配設領域まで延在させるように積層する。モしてｎ＋層
上にレジストパターンを形成し、ｎ◆層を薄膜トランジ
スタの形成領域毎にレジストパターンで覆い薄膜トラン
ジスタの非形成領域のｎ中層を露出させる０次いで薄膜
トランジスタ非形成領域の篤−膜５２形成用のＳｉＮｘ
膜、ａ−３ｉ層及びｎ中層をエツチング除去し、透明導
電層４２の配設領域の第二ｍ１５０形成用のＳ　ｉ　Ｏ
Ｙ　ＩＩを露出させると共に！１ｍｌ！トランジスタ１
素子毎に分離された、第一膜５２形成用ＳｉＮｘ膜、ａ
−３ｉ層及びｎ中層から成る島状体を形成する０例えば
四弗化炭素（ＣＦａ）ガスと酸素（０２）ガスとの混合
ガスをエツチングガスとしたプラズマエツチング法によ
り、ＳｉＮｘ膜、ａ−Ｓｉ層及びｎ中層をエツチングす
る。エツチング終了後、透明導電層４２の配設領域まで
延在しで残存するＳｉＮｘ膜及び５ｉＯｙ膜が第一膜４
８及び第二１ｌ１５０となり、島状に残存するＳ　ｉ　
Ｎｘ膜及び島状に残存するａ−８ｉ層が第一１ｉＩ５２
及びａ−８ｉ層３６となる。

次に第二膜５０上に透明導電層４２Ｉ！形成する。この
形成では、透明導電層４２形成用の透明導電膜例えば酸
化インジウム（Ｉｎ２０ｓ）膜を、スパッタ法そのほか
の技術により、膜厚８０〜１１００ｎ程度に積層する。

そしでＪｎｚＯｓ膜を、ホトリソ及びエツチング技術に
よ一す、所定形状にバターニングして、ＩｎｔＯｓ膜か
ら成る透明導電層４２を得る。

この実施例ではＩｎｚ○５膜をＳ　ｉ　Ｏｖ第二膜５ｏ
と接触させて設けるのでＩｎ２０ｓｌ！とＳｉ層、第二
膜５０との間で強い接着力が得られ、従ってｘｎｚｏｓ
ｌｌが第二ＳＳＯから剥離することはほとんどなく、Ｉ
ｎｔ○５膜のエツチングを良好に行なえる。またａ−８
ｉ層３６とゲート絶縁膜３４の第一膜５２とを接触させ
ているので、電界効果移動度を高くすることができる。

次に島状のｎ中層上に第一主電極３８及び第二主電極４
０１＆形成する。この形成では、これら主電極３８．４
ｏ形成用のアルミニウム（Ａｊ２）膜を、真空蒸着法そ
のほかの技術により、膜厚５００〜１１０００ｎ程度に
島状のｎＩ層上へ積層する。そしてホトリソ及びエツチ
ング技術により／ｌｌｉ！所定形状にバターニングしＡ
ρから成る第一主電極３８及び第二主電極４ｏを得る。

このエツチングにより、ａ−５ｉ層３６の一方の側部に
配Ｍされた第一主電極３８と、ａ−８ｉ層３６の他方の
側部から透明導電層４２まで延在する第二主電極４ｏと
を各薄膜トランジスタ毎に形成する。第一主電極３８ｔ
！ドレイン電極及び第二主電極４ｏをソース電極とし、
または第一主電極３８彎ソース電極及び第二主電極４０
をトレイン電極として用いる。

この実施例では、第一１！４８及び第二膜５ｏを透明導
電層４２の配設領域まで延在させて設けているので、第
二主電極４０の形成領域の段差を３００ｎｍ程度の小ざ
な段差とすることができ従って第二主電極４０の段切れ
は起こりにくい。

またこの実施例によれば、制御電極３２Ｉ！基板面３０
ａに及び透明導電層４２を絶縁性を有する第二膜５ｏ上
に設けるので、制御電極３２及び透明導電層４２闇の良
好な絶線状態を形成でき、従って制御電極３２及び透明
導電層４２Ｆｌｆｌでの、リーク電流を夾質的になくせ
る。さらにこの実施例によれば、制御電極３２を基板面
３０ａに及び透明導電層４２を第二膜５０上に設けてい
るので、透明導電層４２をホトリソ及びエツチング技術
により形成した際に局所的なエツチング不良が生じても
このエツチング不良で残存した部分が制御電極３２と、
透明導電層４２とを短絡する可能性はほとんどなくなる
。

笥−主電極３８及び第二主電極４０を形成したら、ｎ中
層３７．３９を形成する。この形成では薄膜トランジス
タ形成領域に残存する島状のｎ＋層をエツチングし、第
一主電極３８及び第二主電極４０の闇のｎ＋層を除去し
てａ−３ｉ層３６を露出させる。この露出により凹部５
４が生じる。

次に薄膜トランジスタ及び透明導電層４２を覆う保護層
５６ｖｉ−形成する。この形成では、絶縁性材料例えば
ＳｉＯｘから成る保護層５６を、グロー放電法そのほか
の技術により、積層する。

第２図はこの発明の第二実施例の構成の説明に供する断
面図である。

第二実施例の薄膜トランジスタは逆スクガー型のａ−８
ｉＴＦＴであり、この実施例の薄膜トランジスタを例え
ばアクティブマトリクス型液晶デイスプレィの駆動素子
として用いる。第２図はこの液晶デイスプレィにおいて
１個の画素電極と１個の薄膜トランジスタに着目しこれ
ら電極及びトランジスタの接続状態を概略的に示した図
である。以下、第二実施例につき説明するが、以下の説
明では、主として第−実施例と相違する点につき説明し
第一実施例と同様の点についてはその詳細な説明を省略
する。

第２図にも示すように、第二実施例のゲート絶８１１１
５８は第一膜及び第二膜から成る２ｍ！構造の積層体６
０を含み、制御電極３２上に順次に設けた絶＠膜４４と
積層体６０とから成る。積層体６０は絶縁１ｌＩ４４上
に順次に設けた第二１１１６２、及び第一１１６４から
成り、第一１１ｉ６４はシリコン菫化Ｉｔ　（Ｓ　ｉ　
Ｎｘ展）、及び第二１１６２はシリコン酸化＠　（Ｓ　
ｉ　Ｏｖ　ｔｅ！　）である。

そしてこの実施例では、第二膜６２を透明導電層４２の
配設領域まで延在させて設け、第二膜６２の上に透明導
電層４２そ設ける。透明導電層４２の配設領域まで延在
させた第二Ｉ！６２１Ｆ！、透光牲の膜とする。５ｉＮ
ｘｌｌ及び５ｉｎＹ膜は透光性の膜であり従ってこの実
施例では積層体６０の全ての第一膜及び第二ｍを透光性
の膜としたが、少なくとも第二膜６２のみを透光性の膜
とすればよい。

また第二１１１６２上に順次に第一１１１６４及びａ−
８１層３６を設け、これら第一１１６４及びａ−Ｓｉｉ
層６を制御電極３２の配設領域に対応する領域に島状に
設ける。

次にこの実施例の製造工程につき簡単に説明する。尚、
この発明は以下の説明で述べる形成材料、形成方法及び
数値的条件に限定されるものではない。

まず透光性を有する絶縁性基板３０の一方の基板面３０
ａ上に制御電極３２を形成する。制御電極３２は膜厚２
００〜３０ｏｎｍ程度のＴａ膜から成る。

次に制御電極３２に絶縁＠４４を形成する。絶縁＠４４
は膜厚２００〜３００ｎｍ程度のＴ　ａ　２０、＊かう
成る。

次に絶ｍ膜４４上に順次に積層体４６及びａ−Ｓｉ層３
６を形成する。この形成ではまず、膜厚５０ｎｍ程度の
第二１１６２形成用の８１０Ｙ膜と、膜厚２００〜２５
０ｎｍ程度の第二膜６２形成用のＳｉＮｘ膜と、膜厚２
０〜２００Ｌｊｍ程度のａ−５ｉ層３６形成用のａ−３
ｉ層と、膜厚５０ｎｍ程度のｎ＋十層７．３９形成用の
ａ−８ｉのｎ中層とを結締＠４４上に順次に積層する。

こ（Ｄ際、第二ｓ　６２形成用（Ｄ　Ｓ　ｉ　Ｏｖ１！
！透明導電層４２の配設領域まで延在させるように積層
する。そしてｎ中層上にレジストパターンを形成する０
次いでｍ膜トランジスタ非形成領域の第一膜６４形成用
の５ｉＮｘｌｉ、ａ−８ｉ層及びｎ＋層をエツチング除
去し、透明導電１１４２の配設１域の第二膜６２形成用
のＳｉｎ、膜を露出させると共に薄膜トラフジ１素子毎
に分離された、第一膜６４形成用Ｓ　ｉ　Ｎｘ　ＩＩ、
　ａ−８ｉ層及びｎ◆層から成る島状体を形成する。エ
ツチング終了後、透明導電層４２の配設領域まで延在し
て残存するＳｉＯｖｌＩＩが第二１１６２と１つ、島状
に残存する、ＳｉＮｘ膜及びａ−３ｉ層が第一膜６４及
びａ−３ｉ＃３６となる。

次に第二［５０上に透明導電層４２を形成する。透明導
電層４２は膜厚８０〜１１００ｎ程度の酸化インジウム
１（ＩＴＯ）ＩＩかう成る。

この実施例ではＩＴＯ１ｉ！をＳｉＯｖ篤二膜６２と接
触させて積層するのでＩＴＯｌｉとＳｉＯｖ第二！１６
２との間で強い接着力が得られ従って透明導電層４２形
成のためＩＴＯ１！！エツチングによりバターニングす
る際にＩＴＯｌｉｌが第二膜６２から剥離することはほ
とんどなく、ＩＴＯ膜のエツチングを良好に行なえる。

またａ−３ｉ層３６とゲート絶縁１１３４の菫−膜６４
と￥ｊ：接触させるので、電界効果移ｗＪ度を高くする
ことができる。

次に島状体のｎ１層上に第一主電極３８及び第二主電極
４０を形成する。第一主電極３８及び第二主電極４０は
それぞれＳ厚５００〜１１０００ｎ程度のＡｌ１膜から
成る。

この実施例によれば、制御電極３２を基板面３０ａに及
び透明導電層４２を絶縁性を有する第二膜６２上に設け
るので、制御電極３２及び透明導電層４２間の良好な絶
縁状態を形成でき、従って制御電極３２及び透明導電層
４２間でのリーク電流を実質的になくせる。ざらにこの
英施例によれば、制御電極３２を基板面３０ａに及び透
明導電層４２を第二膜６２上に設けているので、透明導
電層４２をホトリソ及びエツチング技術により形成した
際に局所的なエツチング不良が生じてもこのエツチング
不良で残存した部分が制御電極３２又はａ−８ｉ層３６
と、透明導電層４２とを短絡する可能性はほとんどなく
なる。

笥−主電極３８及び第二主電極４ｏを形成したらｎ◆層
３７．３９を形成し、次に薄膜トランジスタ及び透明導
電層４２を覆う保護層５６を形成する。

この発明は上述した案施例のみに限定されるものではな
く、従って各構成成分の構成、形状、配設位置、配設個
数、形成材料、形成方法、製造工程順序、数１的条件及
びそのほかを任意好適に変更することができる。

例えば上述した英施例では多層構造の積層体を３層構造
としたが３層以上の多層構造としてもよい。

（発明の効果） 上述した説明からも明らかなように、この発明の薄膜ト
ランジスタによれば、ゲート絶ｔａ膜は電界効果移動度
を大きくする藁−膜と透明導電層との付着力が大きな第
二膜とを少なくとも含む。

そして第−ＳＶアモルファスシリコン層と接触させて設
するので、電界効果移動度を大きくすることができ、従
って良好な電気的特性を有する薄膜トランジスタを提供
することができる。

また第二Ｓを透明導電層が配設される領域まで延在させ
て設けるので、透明導電層を第二膜上に積層することが
できる。透明導電層を第二膜上に積層することによって
透明導電層と第二膜との間で良好な接着性を得ることが
でき、従って透明導電層をエツチングによりバターニン
グする際に透明導電層が第二膜から剥離しにくくなる。

その結果、透明導電層のバターニングを歩留り良く行な
える。

【図面の簡単な説明】

第１図はこの発明の第−案施例の構成の説明に供する断
面図、 第２図はこの発明の第二芙施例の構成の説明に供する断
面図、 第３図は従来の薄膜トランジスタの構成の説明に供する
断面図、 第４図は従来の他の薄膜トランジスタの構成の説明に供
する断面図である。 ３ｏ−・絶縁性基板、　３２・−制御電極３４．５８−
・・ゲート絶縁層 ３６−ａ　−Ｓ　ｉ層、　３８・−第一主電極４０−・
・第二主電極、　４２−・透明導電層４６．６０−積層
体 ４８．５２．６４−第一膜 ５０．６２−・第二膜。 特許出願人　　　沖電気工業株式会社 代理人　弁理士　　　大　　垣　　　孝フ寿し第−寅施
例の説明に供する図 第１図 第二寅施例の説明に供する図 第２図 従来の薄膜トランジスタ 第３図

Claims (6)

【特許請求の範囲】
1. （１）絶縁性基板上に順次に設けた制御電極、ゲート絶
   縁膜及びアモルファスシリコン層と、該アモルファスシ
   リコン層上に設けた第一主電極及び第二主電極とを備え
   て成り、該第二主電極は透明導電層と接続される薄膜ト
   ランジスタにおいて、前記ゲート絶縁膜は電界効果移動
   度を大きくする第一膜と透明導電層との付着力が大きな
   第二膜とを少なくとも含み、 前記第一膜をアモルファスシリコン層と接触させて設け
   、 前記第二膜を透明導電層の配設領域まで延在させて設け
   て成ることを特徴とする薄膜トランジスタ。
2. （２）前記第一膜をＳｉＮ＿ｘ膜とし、前記第二膜をＳ
   ｉＯ＿ｖ膜としたことを特徴とする請求項１に記載の薄
   膜トランジスタ。
3. （３）前記ゲート絶縁膜は第一膜及び第二膜を交互に積
   層して成る多層構造の積層体を含むことを特徴とする請
   求項１に記載の薄膜トランジスタ。
4. （４）透明導電層の配設領域まで延在させた第一膜及び
   第二膜を透光性を有する膜としたことを特徴とする請求
   項３に記載の薄膜トランジスタ。
5. （５）前記ゲート絶縁膜は第一膜及び第二膜から成る２
   層構造の積層体を含むことを特徴とする請求項１に記載
   の薄膜トランジスタ。
6. （６）透明導電層の配設領域まで延在させた第二膜を透
   光性を有する膜としたことを特徴とする請求項４に記載
   の薄膜トランジスタ。