JPH061314B2 - 薄膜トランジスタアレイ - Google Patents
薄膜トランジスタアレイInfo
- Publication number
- JPH061314B2 JPH061314B2 JP62193351A JP19335187A JPH061314B2 JP H061314 B2 JPH061314 B2 JP H061314B2 JP 62193351 A JP62193351 A JP 62193351A JP 19335187 A JP19335187 A JP 19335187A JP H061314 B2 JPH061314 B2 JP H061314B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- gate
- gate electrode
- transistor array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6739—Conductor-insulator-semiconductor electrodes
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、大型アクティブマトリックス液晶表示装置等
に用いられる薄膜トランジスタアレイに関する。
に用いられる薄膜トランジスタアレイに関する。
＜従来の技術＞ ガラス基板上に薄膜トランジスタ（Thin-Film Transist
or：以下ＴＦＴと略す）アレイを形成し、液晶層、透明
電極を順次積層してなるアクティブマトリックス駆動方
式の液晶表示装置は、液晶の応答速度が速く、基板の面
積に制約がなく、反射形または透過形のいずれにも使用
することができるなどの利点を持つため、近年、特に大
型の液晶装置に盛んに用いられている。そして、上記Ｔ
ＦＴアレイの半導体材料にはポリSi,a（アモルファス）
−Si,Te,CdSeなどがあり、例えばa−Ｓｉを用いたＴＦ
Ｔアレイとして、従来、第４図および第５図に示すよう
なものが知られている。
or：以下ＴＦＴと略す）アレイを形成し、液晶層、透明
電極を順次積層してなるアクティブマトリックス駆動方
式の液晶表示装置は、液晶の応答速度が速く、基板の面
積に制約がなく、反射形または透過形のいずれにも使用
することができるなどの利点を持つため、近年、特に大
型の液晶装置に盛んに用いられている。そして、上記Ｔ
ＦＴアレイの半導体材料にはポリSi,a（アモルファス）
−Si,Te,CdSeなどがあり、例えばa−Ｓｉを用いたＴＦ
Ｔアレイとして、従来、第４図および第５図に示すよう
なものが知られている。
このＴＦＴアレイは、次のようにして製造される。ま
ず、ガラス基板２１上に部分的にスパッタリングで3000
〜4000Å厚のTa層を被着してゲート電極２２とゲート配
線２３（第４図参照）を形成し、これらの表面を陽極酸
化して第１のゲート絶縁膜２４を形成し、さらにこのゲ
ート絶縁膜２４とガラス基板２１を覆うようにプラズマ
ＣＶＤ法で2000〜4000Å厚の窒化シリコン（以下SiNxと
略す）を被着して第２のゲート絶縁膜２５を形成する。
次に、ゲート電極位置に突出するSiNx膜２５上に、100
〜3000Å厚のa-Si層２６，2000〜3000Å厚のSiNxからな
る幅の狭い第３の絶縁膜２７を順次プラズマＣＶＤ法で
積層形成し、上記第３の絶縁膜２７の両側およびa-Si層
２６を覆うようにＰ（リン）をドープした300〜2000Å
厚のa-Si層２８，２８をオーミックコンタクトをとるた
めに被着する。最後に、上記各a-Si層２８と第２のゲー
ト絶縁膜２５の一部を覆うように膜厚2000〜10000ÅでM
o,Ti,Al等の金属を被着して、ソース電極２９とこれに
連なるソース配線３０およびドレイン電極３１を形成
し、このドレイン電極３１に接するように第２のゲート
絶縁膜２５上に酸化インジウム等を被着して透明の絵素
電極３２を形成している。
ず、ガラス基板２１上に部分的にスパッタリングで3000
〜4000Å厚のTa層を被着してゲート電極２２とゲート配
線２３（第４図参照）を形成し、これらの表面を陽極酸
化して第１のゲート絶縁膜２４を形成し、さらにこのゲ
ート絶縁膜２４とガラス基板２１を覆うようにプラズマ
ＣＶＤ法で2000〜4000Å厚の窒化シリコン（以下SiNxと
略す）を被着して第２のゲート絶縁膜２５を形成する。
次に、ゲート電極位置に突出するSiNx膜２５上に、100
〜3000Å厚のa-Si層２６，2000〜3000Å厚のSiNxからな
る幅の狭い第３の絶縁膜２７を順次プラズマＣＶＤ法で
積層形成し、上記第３の絶縁膜２７の両側およびa-Si層
２６を覆うようにＰ（リン）をドープした300〜2000Å
厚のa-Si層２８，２８をオーミックコンタクトをとるた
めに被着する。最後に、上記各a-Si層２８と第２のゲー
ト絶縁膜２５の一部を覆うように膜厚2000〜10000ÅでM
o,Ti,Al等の金属を被着して、ソース電極２９とこれに
連なるソース配線３０およびドレイン電極３１を形成
し、このドレイン電極３１に接するように第２のゲート
絶縁膜２５上に酸化インジウム等を被着して透明の絵素
電極３２を形成している。
＜発明が解決しようとする問題点＞ ところで、ＴＦＴアレイを用いたアクティブマトリック
ス液晶表示装置は、各ＴＦＴのゲート配線２３を水平方
向に接続してなる複数の信号線垂直走査信号を入力し、
各ＴＦＴのソース配線３０を垂直方向に接続してなる複
数の信号線に画像信号を入力して、各ＴＦＴの絵素電極
３２に順次通電し、液晶を順次駆動するものであるた
め、ゲート配線２３とソース配線３０の交点は、例えば
480×640マトリックスでは307200個にも達する。そし
て、この多数の交点のうち１箇所でもゲート・ソース間
にリークが生じると、必然的に該当するゲート配線とソ
ース配線で表示に際して十字型のライン欠陥が発生し、
実用に耐えない表示となる。そこで、ゲート・ソース間
の絶縁を完璧にするために、第５図で述べたように、ゲ
ート電極２２とゲート配線２３に陽極酸化可能なTaを用
い、その表面を陽極酸化してTa2O5の第１のゲート絶縁
膜２４を形成し、さらにこの第１のゲート絶縁膜２４と
ガラス基板２１上にプラズマＣＶＤ法でSiNxからなる第
２のゲート絶縁膜２５を形成しているのである。
ス液晶表示装置は、各ＴＦＴのゲート配線２３を水平方
向に接続してなる複数の信号線垂直走査信号を入力し、
各ＴＦＴのソース配線３０を垂直方向に接続してなる複
数の信号線に画像信号を入力して、各ＴＦＴの絵素電極
３２に順次通電し、液晶を順次駆動するものであるた
め、ゲート配線２３とソース配線３０の交点は、例えば
480×640マトリックスでは307200個にも達する。そし
て、この多数の交点のうち１箇所でもゲート・ソース間
にリークが生じると、必然的に該当するゲート配線とソ
ース配線で表示に際して十字型のライン欠陥が発生し、
実用に耐えない表示となる。そこで、ゲート・ソース間
の絶縁を完璧にするために、第５図で述べたように、ゲ
ート電極２２とゲート配線２３に陽極酸化可能なTaを用
い、その表面を陽極酸化してTa2O5の第１のゲート絶縁
膜２４を形成し、さらにこの第１のゲート絶縁膜２４と
ガラス基板２１上にプラズマＣＶＤ法でSiNxからなる第
２のゲート絶縁膜２５を形成しているのである。
ところが、上記従来のＴＦＴアレイは、ゲート電極２２
とゲート配線２３の材料に比抵抗の大きいTaを用いてな
るため、マトリックスが多くて配線が長くなる大型のＴ
ＦＴアレイでは、入力された垂直走査信号がゲート配線
で減衰して、液晶を十分に駆動できなくなるという欠点
がある。そして、この欠点を解消するには、第６図に示
すように、ゲート電極やゲート配線を、表層３４を絶縁
膜が確実かつ容易に形成できるTaのままとし、下層３３
を比抵抗の小さいCr,Ni,Au等とした２層構造にする必要
がある。しかし、この方法で完全な絶縁を行おうとする
と、陽極酸化不可能なCr,Ni,Au等からなる下層３３を完
全に覆うようにTaからなる表層３４を形成することが必
須となり、必然的に２度のマスク工程が必要となって、
製造コストが高くなるという新たな問題が生じる。
とゲート配線２３の材料に比抵抗の大きいTaを用いてな
るため、マトリックスが多くて配線が長くなる大型のＴ
ＦＴアレイでは、入力された垂直走査信号がゲート配線
で減衰して、液晶を十分に駆動できなくなるという欠点
がある。そして、この欠点を解消するには、第６図に示
すように、ゲート電極やゲート配線を、表層３４を絶縁
膜が確実かつ容易に形成できるTaのままとし、下層３３
を比抵抗の小さいCr,Ni,Au等とした２層構造にする必要
がある。しかし、この方法で完全な絶縁を行おうとする
と、陽極酸化不可能なCr,Ni,Au等からなる下層３３を完
全に覆うようにTaからなる表層３４を形成することが必
須となり、必然的に２度のマスク工程が必要となって、
製造コストが高くなるという新たな問題が生じる。
そこで、本発明の目的は、ゲート電極とゲート配線をTa
と新規材料からなる２層構造とすることにより、従来と
同程度のゲート・ソース間の絶縁を維持しつつ、比抵抗
の小さいゲート電極とゲート配線を１回のマスク工程で
形成することができる薄膜トランジスタアレイを提供す
ることである。
と新規材料からなる２層構造とすることにより、従来と
同程度のゲート・ソース間の絶縁を維持しつつ、比抵抗
の小さいゲート電極とゲート配線を１回のマスク工程で
形成することができる薄膜トランジスタアレイを提供す
ることである。
＜問題点を解決するための手段＞ 上記目的を達成するため、本発明の薄膜トランジスタア
レイは、絶縁基板上に配設されたゲート電極の表面に陽
極酸化膜からなる第１の絶縁膜が形成され、該第１の絶
縁膜に重畳して第２の絶縁膜と半導体層が順次堆積さ
れ、該半導体層上にソース・ドレイン電極が設けられた
薄膜トランジスタアレイにおいて、前記ゲート電極は、
下層が上層より電気伝導性の高い金属であり、上層が下
層より陽極酸化性の高い金属である２層構造の金属膜よ
りなることを特徴とする。
レイは、絶縁基板上に配設されたゲート電極の表面に陽
極酸化膜からなる第１の絶縁膜が形成され、該第１の絶
縁膜に重畳して第２の絶縁膜と半導体層が順次堆積さ
れ、該半導体層上にソース・ドレイン電極が設けられた
薄膜トランジスタアレイにおいて、前記ゲート電極は、
下層が上層より電気伝導性の高い金属であり、上層が下
層より陽極酸化性の高い金属である２層構造の金属膜よ
りなることを特徴とする。
＜作用＞ 上記構成の薄膜トランジスタアレイの製造において、絶
縁基板上にスパッタリング等により低電気抵抗を有し陽
極酸化可能な金属からなる下層と陽極酸化可能な金属か
らなる上層を連続的に全面に被着した後、必要部分の上
層表面をホトレジスト膜等からなる単一のマスクで覆っ
てエッチングを行ない、１回の工程で不要部分の上層お
よび下層を除去して、上記両層の側面を露出させてゲー
ト電極を形成する。あるいは、絶縁基板上の不要部分を
単一のマスクで覆って、蒸着等により上記金属からなる
下層と上記金属からなる上層を必要部分のみに連続的に
被着して、１回の工程で上記両層の側面を露出させてゲ
ート電極を形成する。上記ゲート電極の表面は全て陽極
酸化可能な金属からなるので、次に陽極酸化により容易
かつ確実に上記表面に第１の絶縁膜を形成する。その
後、従来と同様に第２の絶縁膜と半導体層およびソース
電極とドレイン電極を形成して薄膜トランジスタアレイ
が完成する。
縁基板上にスパッタリング等により低電気抵抗を有し陽
極酸化可能な金属からなる下層と陽極酸化可能な金属か
らなる上層を連続的に全面に被着した後、必要部分の上
層表面をホトレジスト膜等からなる単一のマスクで覆っ
てエッチングを行ない、１回の工程で不要部分の上層お
よび下層を除去して、上記両層の側面を露出させてゲー
ト電極を形成する。あるいは、絶縁基板上の不要部分を
単一のマスクで覆って、蒸着等により上記金属からなる
下層と上記金属からなる上層を必要部分のみに連続的に
被着して、１回の工程で上記両層の側面を露出させてゲ
ート電極を形成する。上記ゲート電極の表面は全て陽極
酸化可能な金属からなるので、次に陽極酸化により容易
かつ確実に上記表面に第１の絶縁膜を形成する。その
後、従来と同様に第２の絶縁膜と半導体層およびソース
電極とドレイン電極を形成して薄膜トランジスタアレイ
が完成する。
＜実施例＞ 以下、本発明を図示の実施例により詳細に説明する。
第１図は本発明のＴＦＴアレイの一実施例を示す部分平
面図、第２図は第１図のII−II線断面図である。
面図、第２図は第１図のII−II線断面図である。
第１図，第２図において、１は絶縁基板としてのガラス
基板、２，３（第１図参照）はこのガラス基板１畳に単
一のマスクを用いて、陽極酸化可能で電気伝導性に優れ
る金属からなる下層であるAl層４と陽極酸化性に優れる
金属からなる上層であるTa層５を積層形成してなる２層
構造のゲート電極ならびにゲート配線、６はこのゲート
電極２およびゲート配線３の表面を陽極酸化して形成し
た第１の絶縁膜、７はこの第１の絶縁膜６およびガラス
基板１上にSiNxを被着して形成した第２の絶縁膜、８は
ゲート電極位置に突出する上記第２の絶縁膜７を覆うよ
うにa-Siを被着して形成した半導体層、９はこの半導体
層８の上面中央にSiNxを被着して形成した第３の絶縁膜
である。
基板、２，３（第１図参照）はこのガラス基板１畳に単
一のマスクを用いて、陽極酸化可能で電気伝導性に優れ
る金属からなる下層であるAl層４と陽極酸化性に優れる
金属からなる上層であるTa層５を積層形成してなる２層
構造のゲート電極ならびにゲート配線、６はこのゲート
電極２およびゲート配線３の表面を陽極酸化して形成し
た第１の絶縁膜、７はこの第１の絶縁膜６およびガラス
基板１上にSiNxを被着して形成した第２の絶縁膜、８は
ゲート電極位置に突出する上記第２の絶縁膜７を覆うよ
うにa-Siを被着して形成した半導体層、９はこの半導体
層８の上面中央にSiNxを被着して形成した第３の絶縁膜
である。
また、１０，１０’は上記第３の絶縁膜９の両側と上記
半導体層８を覆うようにＰ（リン）をドープしたa-Siを
被着して形成したオーミックコンタクトのための半導体
層、１１，１２（第１図参照）は上記一方の半導体層１
０および第２の絶縁膜７上にMoを被着して形成したソー
ス電極ならびにソース配線、１３は上記他方の半導体層
１０’上にＭｏを被着して形成したドレイン電極、１４
はこのドレイン電極１３に一部重なるように上記第２の
絶縁膜７上に酸化インジウムを被着して形成した絵素電
極である。
半導体層８を覆うようにＰ（リン）をドープしたa-Siを
被着して形成したオーミックコンタクトのための半導体
層、１１，１２（第１図参照）は上記一方の半導体層１
０および第２の絶縁膜７上にMoを被着して形成したソー
ス電極ならびにソース配線、１３は上記他方の半導体層
１０’上にＭｏを被着して形成したドレイン電極、１４
はこのドレイン電極１３に一部重なるように上記第２の
絶縁膜７上に酸化インジウムを被着して形成した絵素電
極である。
上記ゲート電極２およびゲート配線３は、ガラス基板１
上に2000Å厚のAl層４および2000Å厚のTa層５をスパッ
タリングにより連続的に全面に被着し、次いでホトエッ
チングにより第１図の破線で示すようなパターンに一括
して形成される。従って、形成されたAl層４とTa層５の
側面は、第２図に示すようなガラス基板１面に垂直をな
して露出しており、上記側面およびTa層５の上面は陽極
酸化によってAl2O3およびTa2O3の第１の絶縁膜６を一括
して形成している。
上に2000Å厚のAl層４および2000Å厚のTa層５をスパッ
タリングにより連続的に全面に被着し、次いでホトエッ
チングにより第１図の破線で示すようなパターンに一括
して形成される。従って、形成されたAl層４とTa層５の
側面は、第２図に示すようなガラス基板１面に垂直をな
して露出しており、上記側面およびTa層５の上面は陽極
酸化によってAl2O3およびTa2O3の第１の絶縁膜６を一括
して形成している。
上記構成のＴＦＴアレイの製造方法について、第３図を
参照しつつ次に述べる。
参照しつつ次に述べる。
(a) ガラス基板１上に2000Å厚のAl層４および2000Å
厚のTa層５をスパッタリングによって全面に亘って連続
的に被着した後、必要部分の上記Ta層５の表面をホトレ
ジスト膜からなるマスクで覆ってエッチングを行ない、
図示のようなパターンのゲート電極２およびゲート配線
３（第１図参照）を形成する。このように、単一のマス
クによる１回のエッチングで低電気抵抗のAl層４とTa層
５からなる２層構造のゲート電極およびゲート配線を形
成しているので、第６図の従来例のような２度のマスク
・エッチング工程が１度になり、大型のＴＦＴアレイに
も十分適用できる比抵抗の小さいゲート配線を製造工程
の簡素化によって安価に作ることができる。
厚のTa層５をスパッタリングによって全面に亘って連続
的に被着した後、必要部分の上記Ta層５の表面をホトレ
ジスト膜からなるマスクで覆ってエッチングを行ない、
図示のようなパターンのゲート電極２およびゲート配線
３（第１図参照）を形成する。このように、単一のマス
クによる１回のエッチングで低電気抵抗のAl層４とTa層
５からなる２層構造のゲート電極およびゲート配線を形
成しているので、第６図の従来例のような２度のマスク
・エッチング工程が１度になり、大型のＴＦＴアレイに
も十分適用できる比抵抗の小さいゲート配線を製造工程
の簡素化によって安価に作ることができる。
(b) ゲート電極２およびゲート配線３の表面を陽極酸
化して第１の絶縁膜６を形成する。このように、２層構
造の下層Alと上層Taが共に陽極酸化可能な金属であるの
で、容易かつ確実に一括して第１の絶縁膜６を形成する
ことができる。
化して第１の絶縁膜６を形成する。このように、２層構
造の下層Alと上層Taが共に陽極酸化可能な金属であるの
で、容易かつ確実に一括して第１の絶縁膜６を形成する
ことができる。
(c) 次に、プラズマＣＶＤ法によって、順次第２の絶
縁膜７となる4000Å厚のSiNx膜、半導体層８となる300
Å厚のa-Si層および第３の絶縁膜９となる2000Å厚のSi
Nx膜を全面に亘って連続的に被着した後、ホトエッチン
グにより上記第３と絶縁膜９を図示のようなパターンに
形成する。
縁膜７となる4000Å厚のSiNx膜、半導体層８となる300
Å厚のa-Si層および第３の絶縁膜９となる2000Å厚のSi
Nx膜を全面に亘って連続的に被着した後、ホトエッチン
グにより上記第３と絶縁膜９を図示のようなパターンに
形成する。
(d) 次に、プラズマＣＶＤ法によって、Ｐをドープし
たa-Si層１０，１０’を1000Å厚で全面に亘って被着し
た後、ホトエッチングにより、上記a-Si層１０，１０’
と半導体層８の両側部を除去して図示のようなパターン
に形成する。
たa-Si層１０，１０’を1000Å厚で全面に亘って被着し
た後、ホトエッチングにより、上記a-Si層１０，１０’
と半導体層８の両側部を除去して図示のようなパターン
に形成する。
(e) さらに、スパッタリングによって、Mo層１１，１
３を3000Å厚で被着した後、ホトエッチングにより、上
記Mo層とa-Si層１０，１０’の中央部等を除去して図示
のようなパターンのソース電極１１，ソース配線１２
（第１図参照）およびドレイン電極１３を形成する。
３を3000Å厚で被着した後、ホトエッチングにより、上
記Mo層とa-Si層１０，１０’の中央部等を除去して図示
のようなパターンのソース電極１１，ソース配線１２
（第１図参照）およびドレイン電極１３を形成する。
(f) 最後に、ドレイン電極１３に一部重なるように第
２の絶縁膜７上に酸化インジウム膜をスパッタリングで
被着した後、ホトエッチングにより絵素電極１４を形成
する。
２の絶縁膜７上に酸化インジウム膜をスパッタリングで
被着した後、ホトエッチングにより絵素電極１４を形成
する。
上記実施例では、a-Siからなる半導体層８とMoからなる
ソース電極１１，ドレイン電極１３との間にＰをドープ
したa-Siからなる半導体層１０，１０’を設けているの
で、これらの間のオーミックコンタクトがとれるという
利点がある。
ソース電極１１，ドレイン電極１３との間にＰをドープ
したa-Siからなる半導体層１０，１０’を設けているの
で、これらの間のオーミックコンタクトがとれるという
利点がある。
このように、本発明の薄膜トランジスタアレイによれ
ば、既述の如く、１つのマスクパターンを用いて１回で
下層Al,上層Taの２層構造のゲート電極をパターニング
できるので、薄膜トランジスタアレイの製造工程を簡素
化することができる。また、露出面積の広いゲート電極
の上層が、陽極酸化性の優れたTa等の金属からなるの
で、良好な絶縁膜が形成できる一方、ゲート電極の下層
が、電気伝導性に優れたAl等の金属からなるので、良好
な電気伝導性を得ることができ、その結果、この薄膜ト
ランジスタアレイによって、液晶を良好にアクティブマ
トリックス駆動することができる。
ば、既述の如く、１つのマスクパターンを用いて１回で
下層Al,上層Taの２層構造のゲート電極をパターニング
できるので、薄膜トランジスタアレイの製造工程を簡素
化することができる。また、露出面積の広いゲート電極
の上層が、陽極酸化性の優れたTa等の金属からなるの
で、良好な絶縁膜が形成できる一方、ゲート電極の下層
が、電気伝導性に優れたAl等の金属からなるので、良好
な電気伝導性を得ることができ、その結果、この薄膜ト
ランジスタアレイによって、液晶を良好にアクティブマ
トリックス駆動することができる。
さらに、ゲート電極の下層が、Al等の陽極酸化性に劣る
金属であっても、露出面積の狭い周囲の側面のみに陽極
酸化による絶縁膜を形成すれば足るうえ、通常、第２の
絶縁膜の厚さが、Al層，Ta層からなるゲート電極の厚さ
より大きいので、上記側面が第２の絶縁膜で完全に覆わ
れることになって、絶縁性に殆ど問題が生じない。
金属であっても、露出面積の狭い周囲の側面のみに陽極
酸化による絶縁膜を形成すれば足るうえ、通常、第２の
絶縁膜の厚さが、Al層，Ta層からなるゲート電極の厚さ
より大きいので、上記側面が第２の絶縁膜で完全に覆わ
れることになって、絶縁性に殆ど問題が生じない。
なお、本発明の薄膜トランジスタアレイ(TFT)は上記実
施例に限られず、またその製造方法も上記実施例のもの
に限られないのはいうまでもない。
施例に限られず、またその製造方法も上記実施例のもの
に限られないのはいうまでもない。
＜発明の効果＞ 以上の説明で明らかなように、本発明の薄膜トランジス
タアレイは、絶縁基板上に配設されたゲート電極の表面
に陽極酸化膜からなる第１の絶縁膜が形成され、該第１
の絶縁膜に重畳して第２の絶縁膜と半導体層が順次堆積
され、該半導体層上にソース・ドレイン電極が設けられ
た薄膜トランジスタアレイにおいて、前記ゲート電極
は、下層が上層よりも電気伝導性の高い金属であり、上
層が下層よりも陽極酸化性の高い金属である２層構造の
金属膜よりなるので、従来と同等のゲート・ソース間の
絶縁を維持しつつ、大規模なアレイにも十分適用できる
比抵抗の小さいゲート配線を、１回のマスク工程で安価
に形成することができ、大型アクティブマトリックス液
晶表示装置の表示品質の向上と低価格化に大きく貢献す
る。
タアレイは、絶縁基板上に配設されたゲート電極の表面
に陽極酸化膜からなる第１の絶縁膜が形成され、該第１
の絶縁膜に重畳して第２の絶縁膜と半導体層が順次堆積
され、該半導体層上にソース・ドレイン電極が設けられ
た薄膜トランジスタアレイにおいて、前記ゲート電極
は、下層が上層よりも電気伝導性の高い金属であり、上
層が下層よりも陽極酸化性の高い金属である２層構造の
金属膜よりなるので、従来と同等のゲート・ソース間の
絶縁を維持しつつ、大規模なアレイにも十分適用できる
比抵抗の小さいゲート配線を、１回のマスク工程で安価
に形成することができ、大型アクティブマトリックス液
晶表示装置の表示品質の向上と低価格化に大きく貢献す
る。
【図面の簡単な説明】 第１図は本発明の薄膜トランジスタアレイの一実施例を
示す部分平面図、第２図は第１図のII−II線断面図、第
３図(a)〜(f)は上記実施例の製造方法を示す断面図、第
４図は従来の薄膜トランジスタアレイの部分平面図、第
５図は第４図のＶ−Ｖ線断面図、第６図は第５図のゲー
ト配線部の変形例を示す断面図である。 １…ガラス基板、２…ゲート電極、 ３…ゲート配線、４…Al層、５…Ta層、 ６…第１の絶縁膜、７…第２の絶縁膜、 ８…半導体層(a-Si)、９…第３の絶縁膜、 １０，１０’…半導体層（Ｐドープa-Si）、 １１…ソース電極、１２…ソース配線、 １３…ドレイン電極、１４…絵素電極。
示す部分平面図、第２図は第１図のII−II線断面図、第
３図(a)〜(f)は上記実施例の製造方法を示す断面図、第
４図は従来の薄膜トランジスタアレイの部分平面図、第
５図は第４図のＶ−Ｖ線断面図、第６図は第５図のゲー
ト配線部の変形例を示す断面図である。 １…ガラス基板、２…ゲート電極、 ３…ゲート配線、４…Al層、５…Ta層、 ６…第１の絶縁膜、７…第２の絶縁膜、 ８…半導体層(a-Si)、９…第３の絶縁膜、 １０，１０’…半導体層（Ｐドープa-Si）、 １１…ソース電極、１２…ソース配線、 １３…ドレイン電極、１４…絵素電極。
Claims (1)
- 【請求項１】絶縁基板上に配設されたゲート電極の表面
に陽極酸化膜からなる第１の絶縁膜が形成され、該第１
の絶縁膜に重畳して第２の絶縁膜と半導体層が順次堆積
され、該半導体層上にソース・ドレイン電極が設けられ
た薄膜トランジスタアレイにおいて、 前記ゲート電極は、下層が上層より電気伝導性の高い金
属であり、上層が下層より陽極酸化性の高い金属である
２層構造の金属膜よりなることを特徴とする薄膜トラン
ジスタアレイ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62193351A JPH061314B2 (ja) | 1987-07-30 | 1987-07-30 | 薄膜トランジスタアレイ |
| DE88112325T DE3881978T2 (de) | 1987-07-30 | 1988-07-29 | Duennschichttransistoren-matrix. |
| EP88112325A EP0301571B1 (en) | 1987-07-30 | 1988-07-29 | Thin film transistor array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62193351A JPH061314B2 (ja) | 1987-07-30 | 1987-07-30 | 薄膜トランジスタアレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6435421A JPS6435421A (en) | 1989-02-06 |
| JPH061314B2 true JPH061314B2 (ja) | 1994-01-05 |
Family
ID=16306457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62193351A Expired - Fee Related JPH061314B2 (ja) | 1987-07-30 | 1987-07-30 | 薄膜トランジスタアレイ |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0301571B1 (ja) |
| JP (1) | JPH061314B2 (ja) |
| DE (1) | DE3881978T2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6484668A (en) * | 1987-09-26 | 1989-03-29 | Casio Computer Co Ltd | Thin film transistor |
| JPH0640585B2 (ja) * | 1987-11-02 | 1994-05-25 | 沖電気工業株式会社 | 薄膜トランジスタ |
| JPH0810299B2 (ja) * | 1988-03-11 | 1996-01-31 | 株式会社精工舎 | 薄膜トランジスタアレイ |
| JPH0210330A (ja) * | 1988-06-29 | 1990-01-16 | Hitachi Ltd | アクティブマトリクス基板とその製造方法及びこれを用いた液晶表示素子 |
| JP2778712B2 (ja) * | 1988-12-05 | 1998-07-23 | 株式会社東芝 | 薄膜トランジスタアレイ |
| JPH02240636A (ja) * | 1989-03-15 | 1990-09-25 | Hitachi Ltd | アクティブマトリクス基板とこれを用いた液晶表示素子 |
| JPH0828517B2 (ja) * | 1989-07-04 | 1996-03-21 | シャープ株式会社 | 薄膜トランジスタアレイ |
| JP2807496B2 (ja) * | 1989-08-11 | 1998-10-08 | シャープ株式会社 | アクティブマトリクス基板 |
| JPH03118520A (ja) * | 1989-09-29 | 1991-05-21 | Sharp Corp | 薄膜トランジスタアレイ |
| US5367179A (en) * | 1990-04-25 | 1994-11-22 | Casio Computer Co., Ltd. | Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same |
| US5243202A (en) * | 1990-04-25 | 1993-09-07 | Casio Computer Co., Ltd. | Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type |
| DE69115405T2 (de) * | 1990-09-21 | 1996-06-13 | Casio Computer Co Ltd | Dünnfilmtransistor und eine Dünnfilmtransistorpanele, die solche Transistoren verwendet |
| JPH04280637A (ja) * | 1991-03-08 | 1992-10-06 | Nippondenso Co Ltd | 薄膜トランジスタの製造方法 |
| GB2255443B (en) * | 1991-04-30 | 1995-09-13 | Samsung Electronics Co Ltd | Fabricating a metal electrode of a semiconductor device |
| JPH0793363B2 (ja) * | 1991-09-25 | 1995-10-09 | 株式会社半導体エネルギー研究所 | 半導体集積回路およびその作製方法 |
| JPH05152573A (ja) * | 1991-11-29 | 1993-06-18 | Nec Corp | 薄膜トランジスタ及びその製造方法 |
| EP0545327A1 (en) * | 1991-12-02 | 1993-06-09 | Matsushita Electric Industrial Co., Ltd. | Thin-film transistor array for use in a liquid crystal display |
| JPH06188419A (ja) * | 1992-12-16 | 1994-07-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| EP1338914A3 (en) | 1995-11-21 | 2003-11-19 | Samsung Electronics Co., Ltd. | Method for manufacturing liquid crystal display |
| US5731232A (en) * | 1996-11-08 | 1998-03-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for concurrently making thin-film-transistor (TFT) gate electrodes and ohmic contacts at P/N junctions for TFT-static random |
| KR100248123B1 (ko) | 1997-03-04 | 2000-03-15 | 구본준 | 박막트랜지스터및그의제조방법 |
| KR100392909B1 (ko) | 1997-08-26 | 2004-03-22 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터및그의제조방법 |
| GB2338105B (en) * | 1997-03-04 | 2000-04-12 | Lg Electronics Inc | Method of making a thin film transistor |
| CN104701326A (zh) * | 2015-03-19 | 2015-06-10 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
| CN108819909A (zh) * | 2018-08-01 | 2018-11-16 | 苏州培星智能装备科技有限公司 | 汽车后挡风玻璃防尘装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59141271A (ja) * | 1983-01-31 | 1984-08-13 | Sharp Corp | 薄膜トランジスタ |
| JPS5932069A (ja) * | 1982-08-17 | 1984-02-21 | Mitsubishi Electric Corp | 光学文字読取装置 |
| JPS609167A (ja) * | 1983-06-28 | 1985-01-18 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPS6054478A (ja) * | 1983-09-06 | 1985-03-28 | Toshiba Corp | 表示装置用駆動回路基板の製造方法 |
| JPS61166173A (ja) * | 1985-01-18 | 1986-07-26 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ装置 |
-
1987
- 1987-07-30 JP JP62193351A patent/JPH061314B2/ja not_active Expired - Fee Related
-
1988
- 1988-07-29 EP EP88112325A patent/EP0301571B1/en not_active Expired - Lifetime
- 1988-07-29 DE DE88112325T patent/DE3881978T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE3881978T2 (de) | 1993-11-04 |
| EP0301571B1 (en) | 1993-06-23 |
| EP0301571A3 (en) | 1990-01-03 |
| EP0301571A2 (en) | 1989-02-01 |
| JPS6435421A (en) | 1989-02-06 |
| DE3881978D1 (de) | 1993-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| KR101183361B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| JPH06160904A (ja) | 液晶表示装置とその製造方法 | |
| JPH06250211A (ja) | 液晶表示基板とその製造方法 | |
| JPH08201853A (ja) | 電極基板および平面表示装置 | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| JP2803713B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP2625585B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JPH04313729A (ja) | 液晶表示装置 | |
| JPH01185522A (ja) | 表示装置駆動用基板 | |
| JP2661163B2 (ja) | Ｔｆｔパネル | |
| JPH09101541A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JPH0812539B2 (ja) | 表示装置及びその製造方法 | |
| JPH10170951A (ja) | 液晶表示装置の製造方法 | |
| JPH0820643B2 (ja) | アクティブマトリクス表示装置 | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| JPH06252171A (ja) | アクティブマトリクスパネルの製造方法 | |
| JPH0820645B2 (ja) | アクティブマトリクス表示装置 | |
| JPH09101542A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JPH1096913A (ja) | 液晶表示装置及びその製造方法 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JPH0618922A (ja) | 液晶表示装置 | |
| JPH0340511B2 (ja) | ||
| JP2705766B2 (ja) | Ｔｆｔパネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |