JPH04157923A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、Ｐ　Ｌ　Ｌ　（フェーズ　ロック　ループ）
回路に関し、特にそのループフィルタに関する。

〔従来の技術〕

従来のＰＬＬ回路におけるループフィルタ部は、第３図
に示すように構成されている。チャージポンプ２の出力
ＥＯを抵抗Ｒ１を介して増幅器３１＼入力し、この増幅
器３と、抵抗Ｒ，，Ｒ３、容量Ｃ１からなる負帰還によ
ってアクティフローパスフィルタを構成している。

まず、位相比較器１は、周波数−位相比較器であり、そ
の差は第４図に示ずタイムチャー）〜に従う。基準信号
ｆ＋−に対し非同期信号ｆｖの位相か遅れている場合、
位相比較器１の出力［ＪＰは位相差に応した期間ロウレ
ベルを出力し、他方の位相比較ｈＷ　１の出力ＤＯＷＮ
はハイレ／＼ルを出力している。反対に基準信号ｆｒに
対し非同期（３号ｆｖの位相か進んでいる場合、位相比
較器１の出力しＩＰはへイレベルを出力し、出力ＤＯＷ
Ｎは位相差に応じた期間ロウレベルを出力する。

基準信号ｆｒと非同期信号ｆｖとの位相が一致している
場合は、出力ＵＰ及びＤＯＷＮは共にハイレベルを出力
する。チャージポンプ２は出力ＵＰ及びＤＯＷＮの出力
状態に応しハイ出力、ロウ出力及びハイインピーダンス
の出力状態を持つ。

すなわち、基準信号ｆｒに対し非同期信号ｆｖの位相が
遅れている場合、この遅れ期間においてＵＰ比出力ロウ
レベルであるためチャージポンプ２の出力はロウ出力と
なる。基準信号ｆｒに対し非同期信号ｆｖの位相が進ん
ている場合、進み期間の間、出力ＤＯＷＮがロウレベル
であるため、チャージポンプ部２の出力はハイ出力とな
る。基準信号ｆｒと非同期信号ｆｖの位相が一致してい
る場合には、出力ＵＰ及びＤＯＷＮは共にハイレベルで
あるため、チャージポンプ２の出力はハイインピータン
ス状態となる。ループフィルタ特性である帯域幅ｆ　Ｂ
　Ｗ　＋雑音帯域幅ｆ　ｎＢＷ　＋ダンピング系数ζ、
および自然角周波数Ｗｎは、Ｒ１゜Ｒ３，Ｃ，によって
その伝達関数が決定される。

−例として帯域幅ｆ’ｎｗは、次式により表わされる。

〔発明か解決しようとする課題〕

この従来のループフィルタ回路では、回路構成上抵抗Ｒ
１，Ｒ２およびコンデンサＣ１の値は固定されているた
め、伝達関数としては一値しか得ることかできない。ロ
ックアツプタイムや系の一時的な位相誤差に対しては応
答性を素早く行う為に帯域幅を拡大しておきたい。しか
し、この場合には雑音に対してもレスポンスが良くなる
ので、雑音に対する抑圧度は悪くなる。これらは互いに
相反する特性であるため、それぞれ妥協しなけれはなら
ない問題点かあった。

本発明の目的は、このような問題を解決し、ロックアツ
プ時間を短縮し、かつ外部雑音の影響を少くしたＰＬＬ
回路を提供することにある。

〔課題を解決するための手段〕

本発明のＰＬＬ回路の構成は、基準信号ｆｒと非同期信
号ｆｖとの位相比較された位相差出力から位相差を検出
する位相差検出回路と、この位相差検出回路の出力結果
に従い出力状態を切換えた複数の出力を取出すチャージ
ポンプ部と、このチャージポンプ部の出力を切換えてそ
のうちの一つを出力する切換部と、この切換部により切
換られたチャージポンプ出力にそれぞれ接続された異な
る抵抗値の抵抗と、これら抵抗の他端を共通接続して入
力端としたループフィルタとを備え、前記切換部が前記
各抵抗を切換えることによりループフィルタの定数を選
択できるようにしたことを特徴とする。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例を示す回路図である。位相比
較器１は基準信号ｆｒと非同期信号ｆｖとを入力し、そ
れぞれの位相差に応じた位相差出力ｔＪＰとＤＯＷＮを
出力する。チャージポンプ２は位相比較器１の２つの出
力ＵＰ、ＤＯＷＮを入力し、ハイレベル、ロウレベル、
ハイインピータンスの状態を出力する。位相差検出回路
４は論理的ＮＡＮＤ回路１１と、ＣＲ積分回路１２と、
このＣＲ積分回路１２の出力を受けて、ハイ、ロウのレ
ベル出力にするシュミット回路１３とからなる。この位
相差挟出回Ｆｌ＠　４は、位相比較器１の２つの出力Ｕ
Ｐ、ＤＯＷＮを入力し、信号ｆｒ及びｆｖの位相かほぼ
一致している場合の定常位相誤差によるわずかな誤差幅
を検出する。切換回路５は、位相検出回路４の出力ｄを
入力し、この出力ｄの値によりチャージポンプ２の出力
を出力端ｅかｆに切換え制御を行う。この切換部５によ
るチャージポンプ２の出力ｅには抵抗Ｒ１゜又他出力ｆ
には抵抗Ｒ２を接続し、抵抗Ｒ１゜Ｒ２の他端は共通に
抵抗Ｒ３の一端及び増幅器３に接続され、増幅器３の出
力は容量Ｃ１を介し抵抗Ｒ３の他端へ接続される。

抵抗Ｒ，，Ｒ３、容量Ｃ１及び増幅器３により第１のア
クティブループフィルタ（ローパスフィルタ）を形成し
、抵抗Ｒ２，Ｒ３，容量Ｃ１及び増幅器３により第２の
アクティブループフィルタを形成している。

次に動作の説明を行う。

位相差検出器４の出力ｄはＣＲ積分器１２とシュミット
回路１３のしきい値の設定により、ＰＬＬがロックして
いる時の定常位相誤差幅（論理的ＮＡＮＤ回路のパルス
幅）例えば１μｓ以内においては、ロウレベルを出力す
ると設定する。切換部５は、位相差検出器４の出力ｄが
ハイレベルであれは、チャージポンプ２の出力ｆをハイ
インピータンス状態にし、出力ｅから抵抗Ｒ１を介して
第１の設定定数フィルタて働くようにする。

また、位相差検出器４の出力ｄがロウレベルであれば、
切換部５はチャージポンプ２の出力ｅをハイインピータ
ンスにし、出力ｆより抵抗Ｒ２を介し第２の設定定数フ
ィルタが働くようにする。

Ｐ　Ｌ　Ｉ−かロックしていない場合、位相差検出器４
の出力ｄはハイレベルであるから、ループフィルタは第
１の設定で働くことになる。この状態において、ＰＬＬ
としてはループを早くロックさせたいので、帯域を広げ
るように設定すれはよい。

また、ＰＬＬがロックすると、位相差検出器４の出力ｄ
はロウレベルであるから、ループフィルタは第２の設定
に切換わる。この状態において、ＰＬＬは雑音等の影響
を受けない安定した状態としたいのて、ループフィルタ
の帯域を狭く設定すればよい。

これらのループフィルタの第１及び第２の設定状態は各
々独立に設定てきる。

第１のフィルタによる帯域幅ｆ　ｎｗ＋及び第２のフィ
ルタによる帯域幅ｆ　ＢＷ２は、次式て示されこの式て
Ｋは、ループの利得係数を表わしてす）る。

第２図は本発明の第２の実施例を示す回路図である。本
実施例の第１の実施例との相違点は、２個のチャージポ
ンプ２，２ａを用いて、これらチャージポンプ２，２ａ
の出力の切換部５ａによる切換方法が異っている。チャ
ージポンプ用ＭＯ３トランジスタＱ１〜Ｑ４の上、下（
Ｖｃｃ側及びＧＮＤ側）にチャージポンプの動作を制御
するスイッチ用ＭＯ３）ランジスタＱ１１〜ＱＩ４を付
加している。

本実施例においても、チャージポンプ出力を用いない場
合、ハイインピータンス状態となる。

〔発明の効果〕

以上説明したように本発明は、ＰＬＬの状態によりルー
プフィルタの特性を切換えることができるので、ロック
アツプ時間を短くし、かつＰＬＬ系が安定しているとき
の外部雑音に対する影響をなくした最適化フィルタを独
立に設定できるという効果を有する。

【図面の簡単な説明】

第１図、第２図は本発明の第１及び第２の実施例の回路
図、第３図は従来のＰ　Ｌ　Ｌ回路の一例の回路図、第
４図は第３図を説明する動作タイミングチャートである
。 １・・位相比較器、２　チャージポンプ用増幅器、４・
・・位相差検出器、５・・・切換部、１１・・・ＮＡＮ
Ｄ回路、１２・・・ＣＲ積分器、１３・・・シュミット
回路、１５・・オペアンプ、Ｃ１・・・コンデンサ、Ｒ
，〜Ｒ３・・・抵抗、０１〜０ｇ、Ｑｚ〜Ｑ＋４・・ト
ランジスタ、ｄ・・・位相差検出器出力、ｅ、ｆ・・・
チャージポンプ出力、ｆｖ・・非同期信号、ｆｒ・・・
基準信号。

Claims (1)

【特許請求の範囲】
1. 　基準信号ｆｒと非同期信号ｆｖとの位相比較された位
   相差出力から位相差を検出する位相差検出回路と、この
   位相差検出回路の出力結果に従い出力状態を切換えた複
   数の出力を取出すチャージポンプ部と、このチャージポ
   ンプ部の出力を切換えてそのうちの一つを出力する切換
   部と、この切換部により切換られたチャージポンプ出力
   にそれぞれ接続された異なる抵抗値の抵抗と、これら抵
   抗の他端を共通接続して入力端としたループフィルタと
   を備え、前記切換部が前記各抵抗を切換えることにより
   ループフィルタの定数を選択できるようにしたことを特
   徴とするＰＬＬ回路。