JPH04159788A - 半導体素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体素子の製造方法に係わり、特に２個以上
の半導体素子を接合したり、半導体素子におりる一部の
所定部位に別の部材を移植する方法に関する。

（従来の技術） 近年、−例として集積回路及びメモリー等の製造におい
て、素子のサイズを保ちつつ記憶容量を大きくするため
に集積度を高める努力が盛んになされている。すなわち
、一つの素子の寸法を出来るだけ小さくするために、配
線を含め微細加工技術が必須になってきている。さらに
、シリコン素子では回路の中で割合重要な大容量のコン
デンサを作るのが難しく、多段直流結合が多くなって、
動作の安定のためには増幅回路の途中にインピーダンス
マツチングを取るため、エミッタフォロワなどを使い直
流のレベルシフ１−を行わざるを得ない。そのため、よ
けい素子を使うため集積度を低下させることになる。微
細化が進んでくると尚更で、トレンチ構造などで対応し
ているが、絶縁不良や信頼性の面で課題を残している。

また、高抵抗を作ることも難しいために他の回路で代用
することになり、この場合も同様に集積度を落とすこと
になる。また、シリコン以外の■−■族、あるいはｎ−
ＶＩ族化合物半感体素子なども、高機能化、高集積化、
高速応答化、発光素子等の高出力化等、特性を向」ニさ
せるために複雑な構造となってきており、電気的なアイ
ソレーションを行うために半絶縁性の結晶で埋め込んだ
り、電極のコンタク１−抵抗を下げるために抵抗の小さ
い結晶を成長させる等の種々の工夫がなされている。

しかし、これらの基本的性質は、その物質の持つエネル
ギーバンドギャップ、格子定数、抵抗率、ヤング率、電
気光学定数など様々な物性定数で主に決まってしまう。

しかし、結晶の上に任意の物質を成長させることは、歪
みの問題や結晶成長するときの熱の問題などで、必らず
しも容易ではないために、比較的性質に似た物質や共通
元素を含んだ物質しか結晶成長していない。更に、実績
のある組み合わせであっても、第５図に断面図で示すよ
うな構造であるから、再成長固有の問題、即ち、界面の
清浄化等の制御が難しいことや、断差のある所に成長す
る場合、結晶の面方位依存性を反映して平坦にならない
こと、再成長結晶の特質がよくわかっていない等の点で
再成長表面の凹凸が出来たり、異状成長しやすく、生産
歩留りを大きく低下させていた。

任意の物質を所定の位置に移植する技術として、ハイブ
リットに張り付ける方法が一般に採られているが、ｐオ
ーダーのものをハンドリングする技術が難しいため、比
較的大きなブロックとしての張り付けが限界である。ま
た微細なものをデバイス移植する方法として、フォーカ
ストイオンビーム（ＦＩＢ）を用い、デバイスの切り離
しと接着を行う例はあるが、ビームの損傷があり移植し
たデバイスに影響を与えるほかに、量産には向かず、実
用的ではない。

（発明が解決しようとする課題） 取上の如く、従来の半導体素子の製造においては、任意
の材料を組み合わせて、任意の微細構造を作ることに制
約があった。本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、二つ以上の半導体素子
を組み合わせたり、任意の所に別の物質をはめこみ、任
意の材料を自由に組み合わせることの出来る半導体素子
の製造方法を提供することにある。

〔発明の構成〕

（課題を解決するための手段） 本発明に係る半導体子の製造方法は第一の基板または半
導体素子（以下、第一の部材と略称する）の一部に凹部
を設ける工程と、前記凹部に第二の基板または半導体素
子（以下、第二の部月と略称する）をはめこみ固定させ
る工程を含むことを特徴とする。

また本発明は、上記構成に次に列挙する特徴の個々を兼
備して構成される。

（］、）第一の部材、または第二の部材のいずれか一方
に突起部を、他方に凹部を設け、前記突起部を凹部に嵌
合させ固定する特徴。

（２）両部材を嵌合固定させたのち、この嵌合を施した
主面の反対側の主面に研磨、エツチングを施し嵌込まれ
た部材を一部露出させる特徴。

（３）両部利を嵌合固定させる際の両部材間の間隙をほ
ぼ０．］沖に設定する特徴。

（４）両部材を嵌合固定させる際、両部材間の間隙に固
化できる部材を液状にして流し込み、固化させて固定す
る特徴。

（５）嵌合固定させる両部材の対向面の少なくとも一方
に、電気絶縁膜、電気的良導体膜、半導体結晶膜の中か
ら選択された一つを形成する特徴。

（６）両部材の一方が半導体素子、他方が半絶縁性基板
または基板上に半絶縁性の結晶を成長させたものである
特徴。

（７）両部材の一方が半導体素子、他方が金属または金
属合金などの良導体または基板」二に抵抗率の小なる高
不純物濃度の結晶を成長させたものである特徴。

（８）両部材を嵌合固定させた後、熱処理を施す特徴。

（９）両部材の基板または半導体素子の少なくとも一方
に対する加工が、イオンを含む粒子を照射する工程と、
一方の基板または半導体基板の加」二面の損傷を除去す
る工程を含む特徴。

（作　用） 本発明によれば、所定の所に結晶を成長させる時に、材
料の制約がなく、極端に言えば、半導体以外の、絶縁物
や良導体、さらには、複雑な構造を含んだ別の半導体素
子をはめこむことにより、任意の構造の半導体素子を製
造することができる。

即ち、素子設計への制約が激減し自由度が広がるために
、大幅な特性改善の可能性がある。さらに界面の制御が
難しく、歩留りを低下させている埋め込みなどの結晶再
成長のプロセスも必要なくなるので、量産性が高く、高
歩留りでコスＩ〜の大幅な低減が望める。

（実施例） 以下、本発明の詳細を図示の実施例によって説明する。

第１図は本発明の一実施例によるＩｎＧａＡｓＰ半導体
レーザの形成工程に示す断面図である。第１図（ａ）は
ＳあるいはＳｎドープの（１００）　ｎ型１ｎＰ基板１
１の上にｎ型ＩｎＰバッファ層１２を１声、ＩｎＧａＡ
ｓＰ活性層１３（組長は波長にして１．５５虜）をｏ、
ｉ７ｍ、ｎ型ＩｎＧａＡｓＰ光ガイド層１４（組成は波
長にして１、．３７ａ）を０．２７ａを成長する。ｎ型
ＩｎＧａＡｓＰ光ガイド層１４の上に、順メサ方向に１
次の回折格子（周期２５００Ａ、深さ５００Ａ）を形成
し、その−ｈにｐ型ＩｎＰクラット層１５を１声、ｐ型
ＩｎＧａＡｓＰコンタクｌ−７１１６に０．５７ｍ成長
する。順メサ方向に回折格子を形成する方法としては電
子ビーム露光法によってもよいし、２光束干渉露光法と
ウェットエツチングを組み合わせてもよい。次にレーザ
間の素子分離あるいは電流を閉しこめるために、半絶縁
性の結晶をはめこむ所に穴を開ける。本実施例では逆メ
サ方向に平行に第１図（ｂ）に示すように、５ｉｎ２１
７を常圧ＣＶＤにより５０００Ａ形成し、パターニング
して、塩素ガスとアルゴンガスの混合ガスをマイクロ波
出力２００ｖ、磁場強度８７５ガウスでイオンとラジカ
ルを生成し、イオン成分とラジカル成分を引き出し電圧
４００ｖで試料に引き出し試料表面に照射し結晶をエツ
チングする。このリアクティブイオンビームエツチング
（ＲＩＢＥ）の条件は塩素分圧５×１０−１Ｔｏｒｒ、
アルゴン分圧Ｉ　Ｘ　１０−”Ｔｏｒｒで行なった。こ
の穴にはまるようにＦｅドープＩｎＰ基板１８を５ｉｎ
２１７をエツチングマスクにして同様の方法でエツチン
グし第１図（ｃ）のように加工する。はめこみの深さは
第１図（ｂ）と第１図（ｃ）で同じでないと隙間ができ
るので不具合である。しかし後に述べるように、はめこ
み基板に膜を形成したり接着するための溶剤を用いると
きはある程度の隙間が必要である。次に第１図（ｄ）の
如くレーザ基板の穴に加工したＦｅドープＩｎＰをはめ
こんだ後、はめこんだ基板の裏から）ＩＣＩの湿式エツ
チングでレーザ基板とはめこみ基板がレーザ基板の上に
はみだしている厚さを２０声程度とする。エンチングマ
スクとして用いたＳ】０２をエツチング除去してからは
めこんでも良いし、そのままはめ込んでも支障はない。

第１図（ｅ）のようにコンタク１〜層のＩｎＧａＡｓＰ
が露出するまではめこみ基板をエツチングする。この方
法は塩素ガスによる化学的エツチングか、イオン電流密
度をさげたプラズマを利用したエツチングでもよい。コ
ンタクト層のＩｎＧａＡｓＰの露出を検知するにはプラ
ズマモニタによるＡｓに起因したスペクトルのピーク強
度の変化によってわかる。ＳｉＯ□を付けたままはめこ
んだ場合は、はめこみ基板をエツチングして行くとＳｉ
Ｏ□が露出するので、それからドライエツチングやＨＦ
系のエツチングにより除去すれば良い。しかるのちに、
表面にＡｕ−Ｚｎなどのオーミック電極を蒸着を施し、
イオンミリングにより電極をエツチングし、その後に活
性層までエツチングしてレーザ端面を形成する。この活
性層までのエツチングは上述した塩素ガスとアルボンガ
スの混合ガスをプラズマ化して行った。この結果、試作
したレーザは通常の埋め込みレーザとほぼ同じしきい値
電流を示し、共振器長２５０声で２０±５ｍＡであった
。特筆すべきは均一性、再現性に関しては、埋め込みの
再成長界面の不安定性や再成長層の特性のばらつきに起
因した問題は生じず、埋め込み成長と比べてともに勝れ
ていた。また、ドライエツチングによる端面形成を行わ
ずに従来どおりの臂開面を利用してもさしつかえない。

前述のはめこみ形状はレーザ基板の穴にはめこまれる形
態であり、第１図（ｆ）、第２図（ａ）および（ｂ）に
示すように、はめこみ基板にピン１０ａをつけてレーザ
基板にこのピンに対応するピン受孔］、Ｏｂを設けては
めこんでもよいし、はめこみ基板に楔状の突起２０ａを
設け、レーザ基板に対応するＶ溝２０ｂを設けはめこん
でもよい。はめこみ基板をはめこむときの隙間は０．Ｉ
Ｉａ以上あれば、レーザ活性層からストライプに垂直な
方向に放出される光が活性層を含む結晶の屈折率と空気
の屈折率との差によって閉じこめられるので十分である
。

また、スピンオングラス、レジストや各種セラミック、
さらにはＣｄＳなどの■−■族化合物半導体のパウダー
を揮発性の溶媒で溶かしたもの、などの溶液性のものを
溶かし込みはめこみの溝を完全に埋めてしまっても良い
。この場合はレーザ基板の穴にこオしらの溶液状の物質
を塗布し、そこに、はめこみ基板詮はめこみ、しかる後
に表面にはみでたものを除去する方法をとる。その後、
オーブン、熱板、水素やＰＨ３雰囲気中などでの熱処理
で溶媒を蒸発させてはめこみ基板を固定させる。これら
隙間を埋める材質としては電気的なリークを防ぐために
絶縁性のものでなければならない。また隙間をうめるの
には１）Ｉ４３と水素の混合ガスでのマストランスポー
トによっても可能である。すなわち円１３分圧３ＸＩＯ
−３気圧（３０００ｐｐｍ）の水素キャリア中（全圧１
気圧）で７００℃で、１時間曝す。この過程では底の部
分から埋め込まれ、ＰＨ３濃度によっても、マス１〜ラ
ンスボー１〜の時間によっても埋め込みに要する時間が
異なる。」二の例は隙間が０、ＩＰの場合であり、Ｉ）
１１３分圧５Ｘ］Ｏ−”気圧の時は、埋め込みの隙間が
０．７／７ｍでも１時間で埋め込まれる。逆にＰＨ，分
圧が２．５　Ｘ　］、０−３気圧以下ではほとんど埋め
込まれなかった。また温度を６００℃以下では、Ｐｌ＋
、分圧を５Ｘ］Ｏ−Ｊ気圧にしても０．１癖の隙間を埋
めることは出来なかった。８００℃以上では■族元素の
蒸発が始まり表面が荒れやすかった。もちろん溶液状の
もので隙間を埋めなくても、はじめに説明したように金
合金を蒸着することによってはめこみ基板は固定されて
おり、レーザデバイスとしてはその特性や強度共に問題
はない。

また、はめ込み基板として半絶縁性のＩｎＰ基板を用い
たが、電気的な絶縁をすれば良いのであって、ＦｅやＴ
］をドーピングしたＩｎＧａＡｓＰの半絶縁結晶を成長
させたものでも構わない。むしろこの方が活性層の光に
対して吸収領域であり複数のレーザをアレイ化したとき
に個々の素子同士のクロストークを防ぐことができる。

本発明に関する第二の実施例をＩｎＧａＡｓＰ　／　Ｉ
ｎＰ半導体レーザと受光器の集積回路の製造上程につき
第３図に示す。レーザ基板に穴を開けてその穴にはまる
ように受光器を加工する。受光器の構造は半導体レーザ
の活性層（波長にして１．５５虜）の組成よりも短く設
定し、量子効率を大きくしている。

はめこむほうの基板の構造は第３図（、）のように■】
型ｒ　ｒ＋　Ｐ基板２１の上にｎ型ＩｎＰバッファＭ２
２、ｎ型Ｉｎ（コａＡｓ光吸収層２３（組成は波長にし
て１．６５岬）を３声、ｐ型Ｉ　ｎ　Ｐ　）Ｉグ２４を
１声、Ｐ型ＩｎＧａＡｓコンタクトＪｅｉ２５を０．５
ｐ成長したものを用いた。レーザ基板はＩｎＧａＡｓＰ
／　ＩｎＰＤＦＢレーザであって埋め込み型でも本発明
によって半絶縁性基板をはめこんだものでも良い。レー
ザ端面をドライエツチングにより垂直に力ＩＩ　Ｉ　し
た後、受光素子をはめこむ。レーザ基板と受光素子はめ
こみ基板との隙間は電気的に絶縁されてないといけない
ので、はめこみの接する面にレーザ基板と受光素子はめ
こみ基板の両方にプラズマＣＶＤによりＳｊＯ□２６を
形成した。この酸化膜は反射防止膜（ＡＲ）や高反射膜
（ＨＲ）を兼ねるので、５１０２の代わりにＡ］、０３
あるいは５ｊＮｘ、さらには金と酸化膜の多層膜といっ
たものでも電気的絶縁がなされていれば問題はない。第
３図（ｂ）のように受光素子をはめこむ所にコンタクト
ホールをあけて受光素子のｐ側電極がレーザのｎ層と繋
がるようにする。この結果、レーザ素子には順方向バイ
アス、受光器には逆バイアスを印加することによって、
レーザを後面からモニターしながら、１′１「面端面か
ら光を取り出すことができる。また集積化を目脂してブ
レーナ型にしたのが第３図（Ｃ）であり、はめこみ領域
は絶縁膜で電気的に絶縁している。受光素子は高伝導を
利用したもの、あるいは金属半導体接合を利用し櫛形電
極で囲ったものでもよい。さらに進んでレーザのドライ
バーとしてＦＥＴを本発明によって集積することも可能
だし、受光素子にＦＥＴを設けて集積化することも容易
である。また」二記では受光素子としてＰＩＮダイオー
ドについて説明したが、これを低レベルの信号まで増幅
できるアバランシェホトダイオ−１くにすることも可能
である。

本発明に関する第三の実施例をＧａＡｓ／　ＩｎＧａＡ
ｓマイクロ共振器レーザを第４図に示す。Ｓ１ドープの
ｎ型ＧａＡｓ基板の上に分子線エピタキシャル（Ｍｒｌ
Ｅ）成長によりＳｉドープＡｌ、Ａｓ／ＧａＡｓの多層
成長（ＡＩＡｓ　：８２５人、ＧａＡｓ　：　６９０人
で２０−３０ペア）、　Ａｌ１．、Ｇａ、　、５Ａｓ　
：　２００人、Ａｌ、ｘＧａｌ−ｘＡｓ（ｘ　＝０．２
−０．５）のグレイデッド層＝２００人を成長し、その
」−にＧａｔｌ　ＨＲＪｎｏ　、２Ａｓ活性ＷＪを１０
０人成長する。さらにその上にＢｅドープｐ型Ａ］、ｘ
Ｇａ＋−ｘＡｓ（ｘ　＝０．２−０．５）のグレイデッ
ド／１　：　２００人、さらに、Ａ１．．５Ｇａｏ、Ｓ
Ａｓ　：　２００Ａ　、　ＡｌＡｓ／ＧａＡｓの多ｊＦ
Ｊｒ戊長（Ａ１．Ａｓ　：　８２５人、ＧａＡｓ　：　
６９０人で１５−２０ペア）を行う、、ＡｌＡｓ／Ｇａ
Ａｓの多Ｉ−はマイクロ共振器の半導体ミラーに当たっ
ていてＧａＩｎＡｓ活性層からの光はＧａＡｓ基板にと
っては透明だから基板の裏から取り、′Ｊ５せる。この
様にして成長したウェハの表面のｐ側にＡｕ／Ｚｎ合金
電極を１０００〜２０００人蒸着しその上にＮｉ、　Ｔ
ｉなどのＡｕとイオンによるスパッタ率の違うものを１
０００人程度形成し、パターニングした後、ＡｒでＡｕ
／Ｚｎをスパッタ除去し露出した結晶面な塩素とＡｒの
混合ガスによるリアクティブイオンビームエツチング（
ＲＩＢＥ）によりエツチングして高さ４〜８ρ、直径０
．１〜５ρの円柱３１を形成する。ＲＩＢＨの条件は塩
素分圧５Ｘ１０−４Ｔｏｒｒ、アルゴン分圧Ｉ　Ｘ　１
．０−３Ｔｏｒｒでマイクロ波出力２００１１、磁場強
度８７５ガウスでイオンとラジカルを生成し、イオン成
分とラジカル成分を引き出し電圧４００Ｖで試料に引き
出し試料表面に照射するものである。この条件はＧａＡ
ｓ、ＩｎＧａＡｓ、　Ａ１．Ａｓの結晶に対して等速の
エラチングレー１〜を与えるものでしかも垂直側壁を得
ることができる条件である。エツチングレートは０．６
ｔａ１分であるので、１０分という比較的短時間で深い
アスペク１〜比の高い加工ができる。またエツチングレ
ートが速いので、イオン損傷によるダメージも小さい。

しかしイオンを用いるかぎりダメージを完全に無くすこ
とはできないので、ダメージを加工した後から除去する
方法をとらなければならない。ダメージ除去の方法とし
て、従来はウェットエツチングによるものが用いられて
きたが、レー１−が速くて微細構造のダメージ除去方法
として適さないこと、材料の違うものに対して等速のエ
ツチングをするのが難しいなどの理由で困難である。こ
こでは基板を加熱して塩素ガスによる化学的なガスエラ
チングを行なった。基板を１００℃に加熱し、真空のバ
ックグラウンドレベルをＩ　Ｘ　１．０−７Ｔｏｒｒ以
下にし、塩素ガスを圧力にして４Ｘ１０−′″Ｔｏｒｒ
Ｘ人し、５分間塩素雰囲気に曝す。エラチングレー１〜
は２０人／分であり　１００人の損傷層を除去できる。

」−記条件のイオンによる衝撃はＬＯＯＡ、程度と考え
られているので、十分である。しかるのちに、これらの
円筒が入る穴を半絶縁性ＧａＡｓ基板３２に設け、この
穴にマイクロ共振器をはめ込む・この時に合わせ穴を別
の所に設けておけば、マイクロ共振器とはめ込み穴の隙
間を制御することができる。この隙間はＯ，１，７ａ以
上あれば良い。マイクロ共振器レーザ円柱を、穴のあい
た半絶縁性Ｇ　ａ　Ａ　ｓ基板にはめこんだ後、はめこ
んだ基板の裏からＨＣＪの湿式エツチングでレーザ基板
とはめこみ基板がレーザ基板の上にはみだしている厚さ
を２０１１ｎ程度とする。次に、マイクロ共振器の上部
電極が露出するまではめこみ基板をエツチングする。こ
の方法は塩素ガスによる化学的エツチングか、イオン電
流密度をさげたプラズマを利用したエツチングでもよい
。上部電極の露出を検知するには、プラズマモニタによ
るＡｕに起因したスペク１〜ルのピーク強度の変化によ
ってわかる。また、はしめにマイクロ共振器円柱に電極
を形成する必要はなくて、を述のようにマイクロ共振器
の上部ミラーを露出させてから表面にＡｕ−Ｚｎなどの
オーミック電極３３に蒸着を施してもよい。むしろこの
方が、コンタクト面積が大きくて良いし、はめこみ部へ
のリークもない。最後にｎ側電極を形成する。ただし活
性層からの光が取り出せるように穴をあけるようなパタ
ーニングをしておく。この結果、０．１ρ直径マイクロ
共振器レーザは明らかなしきい値を持たず、−例として
外挿値で１０〜１００μＡという低い値を得た。また均
一性もｉｍＡを越えたり発振しないものは５％未満であ
った。

■−ｖ族化合物半導体のみならず、ｎ　−ＶＩ族化合物
半導体やＳｉ基板、ＳｉＣ基板、Ｌ　Ｉ　Ｎ　ｂ　０３
　などの酸化物基板などすべてにおいて本発明は実施す
ることができる。例えば高抵抗を作るのが難しいＳ〕デ
バイスでも所定の穴を加」ニしてその穴にＣｕ、　Ａｌ
などの電極を蒸着し、セラミックをその穴に嵌まるよう
に加工してはめこみ、」一部から別の電極を取れば、抵
抗器になるし、同様に、Ｂａ２ＴｊＯ，を加］ニしては
め込めば、誘電率が大きいので高容坂のコンデンサを集
積できる。また、ＣＲ時定数を減らすために、デバイス
の一部に低抵抗のＣｕなどのメタルをはめこむこともで
きる。

なお、本発明は」二連した実施例に限定されるものでは
ない。実施例では、基板の加工にＲｉＢＥを用いたが、
リアクティブイオンエツチング（ＲＩＩＥ）やイオンア
シストエツチングなどすべてのドライエツチング方法、
さらには、精度を増すためにイオンビームや電子ビーム
を用いた加工方法でもよい。

また、従来のウェットエツチングでも勿論構わない。さ
らに、エツチングガスとしても塩素の他に臭素、弗素、
よう素（Ｉ）など、あるいはＣ１（４、ＣＦ４、ＣｌＩ
Ｃｌ３などの化合物、あるいはＡｒ、　Ｈｅ、　Ｘｅ、
　Ｋｒ、Ｎ２などの不活性ガス、さらには酸素などのガ
ス、あるいはこれらの混合ガスでも良い。はめ込み基板
としても半導体に限られるものでなく、金属、セラミッ
ク、絶縁物、酸化物、などでも構わない。

その他、本発明の要旨を逸脱しない範囲で、種々に変形
して実施することができる。

〔発明の効果〕

以上詳述したように、本発明によれば二つ以」二の半導
体素子を組み合わせたり、任意の所に別の物質をはめこ
み、任意の材料を自由に組み合わせることができる。

【図面の簡単な説明】

第１図（ａ）〜（ｆ）は本発明の一実施例に係る半導体
レーザの製造方法を工程順に示しくａ）、（ｄ）、（ｅ
）はいずれも断面図、（ｂ）、（ｃ）、（ｆ）はいずれ
も斜視図、第２図（ａ）、（ｂ）は本発明は実施例に係
る半導体レーザ素子の製造方法を説明するためのいずれ
も斜視図、第３図（ａ）〜（Ｃ）は本発明の一実施例に
係る半導体レーザ素子と受光素子との集積回路の製造方
法を工程順に示すいずれも断面図、第４図は本発明の一
実施例に係るマイクロ共振器レーザ素子の断面図、第５
図は従来例の半導体素子の断面図である。 １０ａ−ビン、１０ｂ−ビン受孔、１１−　ＩｎＰ基板
、１２−ＴｎＰバッファ層、　１３＝４ｎＧａＡｓＰ活
性層、１４−　ＴｎＧａＡｓＰ光ガイド層、＋５−Ｔｎ
ＰクラッドＪＰＩ、１６・コンタク１−層、１７・・Ｓ
ｉＯ□エツチングマスク、１８　　半絶縁ＩｎＰはめこ
み基板、１９・・電極。 ２０ａ−楔状の突起、２０ｂ　＝−Ｖ溝、２　］　−Ｉ
ｎＰ基板、２２・・ｂ＋Ｐバッファ層、２３・・吸収層
、２４・ＩｎＰクラット層、２５・・・コンタクト層、
２６・・・絶縁膜、２７．２８・・電極、３１・・マイ
クロ共振器、３２・・・はめこみ基板、３３．３４・電
極 代理人　弁理人　大　胡　典　夫 ℃　　　　　　　　　　　　　　　　　　　Φ（ａ） ２５：コンタクト層 ２０ａ：楔状の突起 ２０ｂ：（Ｒ起＋ｓＴｔ＃す３）Ｖ４ 第２図 （Ｕ） ２６：絶縁膜　　　　２７２８　：　電極】 第　３　図 ４１　：　ＩｎＰ基板 ４３：　ＩｎＧａＡｓＰ活枕層 ４５　：　ＩｎＧａＡｓＰキヤ・ソ７°層４７］理仄＃
層 第５ ４２　：　ＩｎＧａＡｓＰ光力゛イド層４４：ＩｎＰク
ラ−／　Ｐ：盾 ４６：電橋 図

Claims (1)

【特許請求の範囲】
1. 第一の基板または半導体素子の一部に凹部を設ける工程
   と、前記凹部に第二の基板または半導体素子をはめこみ
   固定させる工程を含む半導体素子の製造方法。