JPH04159867A - ビデオ信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ペデスタルクランプおよびブラッククリッ
プを行うビデオ信号処理回路に関するものである。

〔従来の技術〕

第５図は従来のビデオ信号処理回路のブロック図を示す
。図において、従来のビデオ信号処理回路は、ペデスタ
ルクランプ部３とブラッククリップ部４とから構成され
ており、ペデスタルクランプ部３により、クランプパル
スがＯＮ時に入力ビデオ信号のペデスタルレベルをある
基準電位にクランプさせ、次にその次段のブラッククリ
ップ部４においてこのペデスタルレベル以下の信号をク
リップする、ブラッククリップ効果をかけるシステムで
ある。

第６図は第５図のシステムの等価回路図を示す。

図において、ペデスタルクランプ部３はＮＰＮ）ランジ
スタ差動増幅器３′　とＰＮＰ　）ランジスタからなる
電流ミラー回路９と、クランプパルスにより０Ｎ１０Ｆ
Ｆできる定電流源６およびクランプレベルを決める基準
電圧源５から構成されている。

また、ブラッククリップ部４は負荷抵抗Ｒ２をもつ差動
増幅器４゛を有し、その正入力側はペデスタルクランプ
レベルを決める基準電圧源５が印加され、その負入力側
は入力端子１より抵抗Ｒ７を介して、この抵抗Ｒ５とエ
ミッタフォロワトランジスタフの出力との接続点に入力
された入力ビデオ信号か入力されるように構成されてい
る。

次に動作について説明する。

まず、ペデスタルクランプ部３のペデスタルクランプ回
路の動作について説明する。入力端子１よりコンデンサ
結合にて入力されたビデオ信号は、ボルテージフォロワ
回路８かＯＮＬでいる間、その入力レベルが基準電圧源
５の基準電圧源レベルと等しくなるように、コンデンサ
両端で電荷の充放電が行われる。クランプパルスにより
このボルテージフォロワ回路８をＯＮするように定電流
回路６にスイッチを設けておけば、入力端子１にて入力
ビデオ信号のペデスタル１ノベルは基準電圧に等しくな
るように、即ちＤＣ絶対値レベルが定まるように入力さ
れることになる。これかペデスタルクランプ動作である
。

次にブラッククリップ部４のブラッククリップ回路の動
作について説明する。ブラッククリップ回路の出力点の
レベルが基準電源電圧と等しいとき、Ｖｃｏからの負荷
抵抗Ｒ７での電圧ドロップ分とエミッタフォロワ回路の
ｖ、６（ベース・エミッタ間電圧）ドロップ分のト・−
タルドロップによるＤＣレベルが基準電圧と等しくなる
ようにＲ２および各定電流源６の電流値を設定しておく
。

今、例えば、出力点ＤＣレベルが基準電源電位より高い
とき、差動増幅器４′のバランスは右側のＮＰＮ）ラン
ジスタにより多く電流が流れるため、くずれることにな
り、Ｒ２での電圧ドロップＰはバランス時に比し大きく
なるので、エミッタフォロワトランジスタ７はＯＦＦ状
態となる。従って入力信号はそのままゲインｌで出力さ
れる。

これに対し、出力点ＤＣレベルが基準電源電位より低い
場合、差動増幅器４′のバランスは右側のＮＰＮ　トラ
ンジスタに流れる電流が減少するため、くずれることに
なり、Ｒ２での電圧ドロップ分は減り、従ってエミッタ
フォロワトランジスタ７のエミッタフォロワ出力電位を
高く引上げようと働くことになる。そして初期バイアス
設定によりこの電位は基準電位に等しくなる。

従ってこの回路では、ペデスタルクリップレベル以上の
信号はそのまま通過し、クリップレベル以下の信号は常
にこの基準電位と同電位の信号となって出力されること
となり、ブラッククリップ回路として動作する。

〔発明が解決しようとする課題〕

従来のビデオ信号処理回路は、以上のように構成されて
いるので、ペデスタルクランプ部とブラッククリップ部
のそれぞれを実現するために多くの回路素子が必要であ
るということ、またペデスタルクランプ動作をするボル
テージフォロワ回路が電流ミラー回路を含むため、ＤＣ
オフセットをもつことになり、ペデスタルクランプレベ
ルとブラッククリップレベルが一致しないという問題点
があった。

この発明は上記のような問題点を解消するためになされ
たもので、ＤＣオフセットを生ずることなく、かつ回路
素子数の少ないビデオ信号処理回路を得ることを目的と
する。

〔課題を解決するための手段〕

この発明に係るビデオ信号処理回路は、ペデスタルクラ
ンプ時とブラッククリップ時に使うボルテージフォロワ
回路を共通化し、その電流ミラー回路を省略するととも
に、その出力を１つとし、クランプ時とクリップ時にそ
れぞれ必要な追加回路を切り換えて使うようにクランプ
パルスにより動作するスイッチを設けたものである。

〔作用〕

この発明においては、ペデスタルクランプ時とブラック
クリップ時に使うボルテージフォロワ回路を共通化し、
その電流ミラー回路を省略するとともに、その出力を１
つとしたのて、クランプレベルとクリップレベルのオフ
セットを生じることなく、またクランプパルスにより動
作するスイッチを設けることにより、クランプとクリッ
プ作用をするシステムを簡単化することかできる。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図は本発明の一実施例によるビデオ信号処理回路の
ブロック図を示す。図において、１１はビデオ信号処理
回路である。また第２図は第１図の具体的な等価回路を
示す。図において、■は入力端子、２は出力端子、１０
は抵抗Ｒ２を負荷とする差動増幅器、５は基準電圧、５
′は差動増幅器１０を構成しているＮＰＮ）−ランジス
タの飽和させないための保護基準電圧源、６は定電流源
、７はエミッタフォロワトランジスタ、８はボルテージ
フォロワ回路である。

次に動作について説明する。入力端子ｌにより入力され
るビデオ信号のバックポーチ内で同期したクランプパル
スにより第２図中のスイッチが０Ｎ１０　Ｆ　Ｆ動作を
するものとする。

まず、クランプパルスＯＮ時のペデスタルクランプ動作
について説明する。クランプパルスがＯＮのどき、第２
図の回路は等価的に第３図に示すような回路で表わされ
る。このときボルテージフォロワ回路８は低インピーダ
ンスのバッフ了として働くため、入力端子１のＤＣレベ
ルは強制的に基準電圧源５の電位に等しくなるように定
まる。

入力端子１に接続されているコンデンサには電荷の充電
が行われ、入力ビデオ信号としてはぞのペデスタルＤＣ
１ノベルが端子点て基準電位と等しくなり、出力点より
ペデスタルクランプされた信号として出力される動作を
する。

次にクランプパルスＯＦＦ時のペデスタルクランプ動作
について説明する。クランプパルスがＯＦＦのとき、第
２図の回路は等価的に第４図に示すような回路で表わさ
れる。このとき出力点では基準電圧にペデスタルクラン
プされたビデオ信号か出力されている。ここでペデスタ
ルレベルより高い信号が出力点にある場合、差動増幅器
ＩＯのなり、エミッタフォロワトランジスタ７のベース
とエミッタ電位は逆転の方向へ向かうのでＯＦＦし、従
って信号はそのまま出力点２に現われる。

また、ペデスタルクランプより低い信号か出力点に出力
されようとした場合、今度は差動増幅器１０の左側のＮ
ＰＮ）ランジスタにより多くのバイアス電流か流れるた
め、Ｒ２での電圧ドロップし 分は小者なり、ＮＰＮトランジスタ７のベース電位は上
かり、従って出力点の出力レベルも下がらなくなる。こ
の差動増幅器１０とエミッタフォロワ回路のバイアスを
基準電圧と出力点の出力ＤＣレベルとが等しくなるよう
に初期設定しておけば、出力点にて入力ビデオ信号のペ
デスタルレベル以下の信号は常にペデスタルレベルとし
て出力されるブラッククリップ回路として動作すること
になる。

以上のように、入力ビデオ信号はクランプパルスＯＮ時
でペデスタルクランプされ、ＯＦＦ時でブラッククリッ
プされることになる。その際、両機能に対し基準電圧源
５とボルテージフォロワ回路８を共通化し、その出力を
１つにしているため、クランプレベルとクリップレベル
にＤＣオフセットは生じない。

このように本実施例では、ペデスタルクランプ時とブラ
ッククリップ時に使用するボルテージフォロワ回路を共
通化し、その電流ミラー回路を省略するとともに、その
出力を１つとし、クランプ時とクリップ時に必要な回路
をそれぞれ切り換えるスイッチ回路を設けたので、クラ
ンプレベルとクリップレベルのＤＣオフセットを生じる
ことなく、少ない回路素子数でシステムを実現できる。

〔発明の効果〕

以上のように、この発明に係るビデオ信号処理回路によ
れば、ペデスタルクランプ時とブラッククリップ時に使
用するボルテージフォロワ回路を共通化し、その電流ミ
ラー回路を省略するとともに、その出力を１つとし、ク
ランプ時とクリップ時に必要な回路をそれぞれ切り換え
るスイッチ回路を設けたので、クランプレベルとクリッ
プレベルのＤＣオフセットを生じることなく、少ない回
路素子数でシステムを実現できるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるビデオ信号処理回路
を示すブロック図、第２図はこの発明の一実施例による
ビデオ信号処理回路を示す等価回路図、第３図、第４図
は第２図の動作を説明する等価回路図、第５図は従来例
によるビデオ信号処理回路を示すブロック図、第６図は
従来例によるビデオ信号処理回路を示す等価回路図であ
る。 図において、■は入力信号端子、２は出力端子、３はペ
デスタルクランプ部、４はブラッククリップ部、５．５
１は基準電圧源、６は定電流源、７はエミッタフォロワ
ＮＰＮト５ンジスタ、８はボルテージフォロワ回路、１
０は差動増幅器、１１はビデオ信号処理回路である。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）ビデオ信号のペデスタルクランプおよびブラック
   クリップを行う回路であって、 エミッタが共通接続された第１、第２の差動トランジス
   タ、該第１の差動トランジスタのコレクタと電源間に接
   続された第１の抵抗器を有する差動増幅器と、上記第２
   の差動トランジスタのベース側に接続された基準電圧源
   と、上記第１の差動トランジスタのコレクタおよびベー
   スにそのベースおよびエミッタがそれぞれ接続されたト
   ランジスタとからなるボルテージフォロワ回路と、上記
   第１の差動トランジスタのベースに第２の抵抗を介して
   接続された入力端子と、 上記第２の抵抗と並列接続されクランプパルスにより上
   記第１のスイッチと同時に開閉する第２のスイッチと、 上記第１の差動トランジスタのベースに接続された出力
   端子とを備えたことを特徴とするビデオ信号処理回路。