JPH0228948B2 - - Google Patents

Info

Publication number
JPH0228948B2
JPH0228948B2 JP60060570A JP6057085A JPH0228948B2 JP H0228948 B2 JPH0228948 B2 JP H0228948B2 JP 60060570 A JP60060570 A JP 60060570A JP 6057085 A JP6057085 A JP 6057085A JP H0228948 B2 JPH0228948 B2 JP H0228948B2
Authority
JP
Japan
Prior art keywords
circuit
current
clamp
transistor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60060570A
Other languages
English (en)
Other versions
JPS61220565A (ja
Inventor
Juichiro Kimura
Michitaka Oosawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60060570A priority Critical patent/JPS61220565A/ja
Priority to KR1019860002103A priority patent/KR900002645B1/ko
Priority to US06/844,502 priority patent/US4722006A/en
Publication of JPS61220565A publication Critical patent/JPS61220565A/ja
Publication of JPH0228948B2 publication Critical patent/JPH0228948B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、テレビ、デイスプレイ等のビデオ回
路におけるクランプ回路に係り、特に大振幅、広
帯域のビデオ回路に好適なクランプ回路に関す
る。
〔発明の背景〕
ビデオ信号のペデスタルクランプ回路の一般的
な構成は特公昭59−35542号公報に示されている。
この構成は、クランプ回路の前段には低出力イン
ピーダンスの回路が、又後段には高入力インピー
ダンスの回路が接続されることを前提としたもの
であり、前段に出力インピーダンスが十分低くな
い回路が接続された場合については配慮されてい
なかつた。
クランプ回路への信号送り出し側アンプの出力
インピーダンスをさげ、クランプ特性を向上させ
た例として、「テレビ技術、81年12月号」に記載
された第5図、第6図に示す回路がある。第5図
のTR703,704は、アンプの出力インピー
ダンスをさげるため、相補形のエミツタホロワ回
路を形成しているものである。第5図の回路で
は、TR703,704がインピーダンス変換ア
ンプとして低出力インピーダンス化に貢献する
が、インピーダンスの変換が不完全となる高周波
領域における損失の増大については考慮されてい
なかつた。
〔発明の目的〕
本発明の目的は、前段の出力インピーダンスが
十分低くない回路構成において安定した直流再生
が可能でかつ損失の少ないクランプ回路を提供す
ることにある。
〔発明の概要〕
通常のクランプ回路では、前段に低出力インピ
ーダンスの回路を配することにより直流阻止コン
デンサの充放電時定数を下げ、短いクランプ期間
で充放電が完了するような設計となつている。し
かし大出力広帯域回路において出力インピーダン
スを低くすることは消費電力の増大を招くため容
易ではない。一方前段の出力インピーダンスが十
分低くない場合、非クランプ期間に直流阻止コン
デンサに蓄積された電荷はクランプ期間に放出さ
れ、そのとき流れる電流が前段を通るため、その
出力インピーダンスで電圧降下を生じ、前段の出
力信号に加算される。電圧降下は、直流阻止コン
デンサに蓄積された電荷が放出されるに従い減少
するが、充放電時定数が大きいため、クランプ期
間終了間際でも大きな値となつている。このクラ
ンプ期間終了間際の電圧降下が加算された信号が
一定電位にクランプされ、しかもその電圧降下は
信号の内容により変化するため、元の信号自体は
一定電位にクランプされたことにならない。
そこで本発明は、直流阻止コンデンサと並列に
電流のバイパス路を設け、非クランプ期間に直流
阻止コンデンサに蓄積される電荷を極力減少させ
ることによりクランプ時に前段回路を流れる電流
を抑え、安定したクランプ動作を行なわせること
を特徴とする。
〔発明の実施例〕
第1図は本発明の原理図である。1はクランプ
回路の前段の回路で、出力インピーダンスrの電
圧源である。2は次段の回路で、入力電圧に応じ
て負荷電流i1が流れる。3は電流バイパス回路、
4は直流阻止コンデンサ、5はクランプ電圧源、
6はスイツチである。このスイツチ6の形態によ
り周期的に外部から開閉を制御する同期式クラン
プと信号内容により開閉を行なう非同期式クラン
プの2通りの方式に分かれるが本発明は、そのど
ちらの方式にも対応可能で、原理的にも大差がな
いため以下同期式クランプを例にとり説明を行な
う。
前段回路1から信号が出力されると、直流阻止
コンデンサ4を経てその交流成分だけが次段回路
2に伝送される。次段回路2ではスイツチ6が閉
じることにより、クランプ電圧源5により信号に
直流電位が与えられる。スイツチ6が開かれてい
る間、次段回路2から直流阻止コンデンサ4へ電
流が流れ込んだり又は直流阻止コンデンサ4から
次段回路2へ電流が流れ込む。原理的に同じであ
るため、以下、次段回路2から直流阻止コンデン
サ4へ電流が流入する場合のみ説明を行なう。又
この場合の条件として、クランプ電位は前段回路
1の直流出力電位より高いものとする。次段回路
2から直流阻止コンデンサ4へ電流が流入する
と、その量に応じて電流バイパス回路3は、次段
回路2から前段回路1へ電流を引抜く。電流バイ
パス回路3により前段回路へ引抜かれる電流i2
次段回路2から流入する電流i1とほぼ等しく(決
してi1を越えてはいけない)設定するものとす
る。このとき、直流阻止コンデンサ4にはほとん
ど電荷が蓄積されない。次に同期スイツチ6が閉
じられると、同期スイツチ6が開いている期間、
つまり非クランプ期間に直流阻止コンデンサ4に
蓄積された電荷が引抜かれ、クランプ電圧源5に
より直流再生が行なわれる。しかし、直流阻止コ
ンデンサ4にはほとんど電荷が蓄積されていない
ため放電時定数が大きくとも、問題となる電圧降
下は生じず安定した直流再生が可能となる。
第2図aはクランプされた信号の波形の例を示
す図、bはクランプパルスの波形を示す図であ
る。クランプパルス入力時に、同期スイツチ6が
閉じ、クランプ電圧源5により直流再生が行なわ
れる。第2図aでクランプ期間中信号波形にくぼ
みhを生じているのは、前段回路1の出力インピ
ーダンスによる電圧降下の影響である。
CRTデイスプレイのビデオ回路の出力段にお
ける本発明の一実施例を第3図に示す。抵抗7、
トランジスタ8、抵抗9はエミツタ接地アンプを
構成し、第1図の前段回路1に相当する。10は
CRTのカソードで、第1図の次段回路2に相当
する。又11はバイパストランジスタ、12はク
ランプトランジスタで各々第1図の電流バイパス
回路3、同期スイツチ6に相当する。他の信号は
第1図と共通である。端子Aから入力されたビデ
オ信号をエミツタ接地アンプ1により増幅し、直
流阻止コンデンサ4を介してその交流分のみをカ
ソード10に伝送する。そこで同期クランプによ
り直流分を再生し、カソード10を駆動する回路
である。以下動作を詳細に説明する。まず、端子
Bにクランプパルスが入力されない時、つまり
CRTデイスプレイの表示期間、カソード電流が
流れバイパストランジスタ11を経て直流阻止コ
ンデンサ4に電荷が蓄積される。しかし、バイパ
ストランジスタ11のベース電流で充電されるた
め、バイパストランジスタ11の電流増幅率を
hfeとすれば、直流阻止コンデンサ4の充電電流
はカソード電流の1/(1+hfe)倍であり、残
りは前段のエミツタ接地アンプ1へとバイパスさ
れる。従つて、hfeが充分大きいならば、直流阻
止コンデンサ4は、非クランプ期間中ほとんど充
電されない。次に端子Bにクランプパルスが入力
されると、クランプトランジスタ12は導通し、
直流阻止コンデンサ4から非クランプ期間に蓄積
された電荷が引抜かれ、直流阻止コンデンサ4の
カソード側の電位は、クランプ電圧源5の電位に
ほぼ等しくなる。ここで、クランプトランジスタ
12により直流阻止コンデンサ4から電荷が引抜
かれる時に流れるクランプ電流は、前段回路1の
負荷抵抗9を通して供給されるためそこで電圧降
下が生じる。又直流阻止コンデンサの充放電時定
数が大きいためクランプ期間終了間際でも充放電
が完了せず、負荷抵抗9での電圧降下分だけクラ
ンプ電位に変動を生じる。しかし先に述べたよう
に第3図の回路において非クランプ期間に直流阻
止コンデンサ4にはほとんど電荷が蓄積されない
ためクランプ期間中に引抜かれるクランプ電流も
少ない。従つて前段の出力インピーダンスによる
電圧降下も少なく、安定したクランプ動作を行な
うことができる。さらに第3図の回路によれば、
非クランプ期間中、直流阻止コンデンサ4の蓄積
電荷はほとんど変化しないため、サブが減少する
ので、直流阻止コンデンサ4の容量を下げて、ク
ランプ期間の充放電時定数を下げることにより一
層安定したクランプ動作とすることが可能とな
る。すなわち、バイパストランジスタ11は、コ
ンデンサ4に流れる電流の電流増幅率Hfe倍の電
流を発生する可変電流源として動作し、カソード
電流の大部分の電流をコンデンサ4からバイパス
する。尚第3図の回路においてクランプ電圧源5
の電位は、無信号時のトランジスタ8のコレクタ
電位よりも大きいものとする。
第4図は、第3図の回路を改良した実施例であ
る。第1の相異点は、バイパストランジスタ11
のベース・エミツタ間に並列にコンデンサ14を
挿入した点で、このことにより周波数特性の劣化
を防止している。第3図の回路ではカソード電流
が少ない場合、バイパストランジスタ11のベー
ス・エミツタ間抵抗は極めて大きく、カソード端
子10の容量と共にローパスフイルタを構成する
ため高周波特性の劣化を招いた。そこで第4図に
示すようにバイパストランジスタ11のベース・
エミツタ間にコンデンサ14を挿入することによ
り高周波分をバイパスし、高周波特性の改善を行
なつたものである。第2の相異点はカソードを抵
抗15を介して十分高い電圧源と接続し、カソー
ド電流が流れない時にもカソード電位が定まるよ
うにした点である。ダイオード13は逆流防止並
びにカソード端子10と並列に付く容量を減らす
ために挿入したものである。他の動作は第3図の
回路と同じであるためここでは説明を省略する。
第5図は、同じくCRTデイスプレイのビデオ
回路の最終段を示し、電流バイパス回路3とし
て、カレントミラーを使用した一実施例を示す図
である。バイパストランジスタ11とダイオード
16はカレントミラーを構成しているため、カソ
ード電流は、直流阻止コンデンサ4へ流れ込む電
流と、バイパストランジスタ11を経て前段回路
1へ流れ込む電流に分割される。そしてその分割
比は抵抗17,18の値に逆比例する。そこで抵
抗18の値を十分小さく設定すれば、カソード電
流の大部分は抵抗18、トランジスタ11を介し
て前段回路1へバイパスされ、直流阻止コンデン
サ4はほとんど充電されない。ここでダイオード
16は、通常バイパストランジスタ11とほぼ同
一特性トランジスタをダイオード接続することに
より特性を補償する。又コンデンサ14は、第4
図と同様に高周波特性の劣化を防ぐためのもの
で、バイパストランジスタ11のベース・エミツ
タ間やバイパストランジスタ11のベースとカソ
ード10の間に挿入しても同様の効果が得られ
る。
第6図は、第5図の回路においてカレントミラ
ーを2段構成とし、カソード電流をほとんで全
部、前段回路1へバイパスする実施例を示す図で
ある。バイパストランジスタ11、ダイオード1
6、抵抗17、抵抗18で第1のカレントミラー
を構成し、トランジスタ21、ダイオード19、
抵抗20、抵抗22で第2のカレントミラーを構
成する。バイパストランジスタ11とダイオード
16、トランジスタ21とダイオード19は、特
性を補償するため各々ほぼ同一特性のトランジス
タを使用する。又抵抗17と抵抗18、抵抗20
と抵抗21は同一の抵抗値とする。カソード電流
は第1のカレントミラーにより抵抗17と抵抗1
8の逆比で分割される。抵抗17と抵抗18の抵
抗値が等しいためカソード電流は2分割されて一
方は直流阻止コンデンサ4へ、他方は、第2のカ
レントミラーのダイオード19を経て前段回路1
へ流れこむ、第2のカレントミラー回路では、抵
抗20と抵抗22の抵抗値が等しいため、ダイオ
ード19に流れる電流に等しい電流が電流阻止コ
ンデンサ4から引抜かれる。つまり第1のカレン
トミラーにより注入された電流と等しい電流が第
2のカレントミラーにより、直流阻止コンデンサ
4から引抜かれることとなり、直流阻止コンデン
サ4は充電されない。尚第6図の回路における注
意点としてカレントミラーにより引抜かれる電流
の総和がカソード電流を越えないよう設計する必
要がある。万一越えることがあれば、カソード電
位が下がり、カソード電流が増え、さらにカソー
ド電位が下がる悪循環により、カソード電位は自
動的に下がり続けるためである。
直流阻止コンデンサ4に蓄積される電荷がほと
んど0であることから、前段のエミツタ接地アン
プ1の出力インピーダンスによる電圧降下もな
く、安定したクランプ動作を示す。
第7図は、前段及び後段にエミツタホロワを配
したクランプ回路の一実施例を示す図である。ト
ランジスタ24と抵抗23、トランジスタ26と
抵抗25は各々エミツタホロワを構成しており、
各々第1図の前段回路1、次段回路2に相当す
る。以下動作を簡単に説明する。第3図から第6
図の回路とは逆に、非クランプ期間に、トランジ
スタ26と抵抗25からなるエミツタホロワ回路
2の入力電流がクランプ回路から引抜かれるが、
バイパストランジスタ11により、その大部分は
直接前段回路1から供給され、直流阻止コンデン
サ4から供給される分はわずかである。そのため
クランプ期間にクランプトランジスタ12及びダ
イオード13を介してクランプ電圧源5から電荷
が注入されても、その時流れるクランプ電流の量
は少なく、前段回路1の出力インピーダンスによ
る電圧降下の影響も少ない。尚、通常、第7図の
ような構成では、次段回路2の入力インピーダン
が大きく、前段回路1の出力インピーダンスが小
さいため本発明を用いる必要はないが、大振幅回
路である場合並びに高周波領域で使用する場合、
消費電力の増大を招き、前段回路1の出力インピ
ーダンスを十分下げることが難しいため、本発明
の回路が有効となる。尚第7図の回路ではクラン
プ電圧源5の電位は、前段出力の直流電位より小
さいものとする。
第8図は従来のクランプ回路のクランプ波形の
実際の例を示す図である。クランプ時に20Vの電
圧降下が確認できる。
第9図は、第8図と同じ回路で、第4図の方式
により改善を行なつたクランプ波形を示す図であ
る。第8図で約20Vあつたクランプ時の電圧降下
が3〜5V程度に軽減されているのが確認できる。
以上の説明は同期式クランプについてのもので
あるが、第3,4,5,6,7図の各実施例にお
いてクランプトランジスタ12をダイオードに置
換えて非同期式のクランプ回路を構成することも
可能である。動作が同様であるため再度の説明は
省略する。
〔発明の効果〕
本発明によれば、従来のクランプ回路に対して
最低限トランジスタとコンデンサを各1個付加す
るだけで、直流阻止コンデンサへの充電を抑え、
クランプ時の電圧レベル変動を抑えるのみなら
ず、サグ特性をも改善できるので、安定した直流
再生が可能となる。又、低出力インピーダンスの
回路をクランプ回路の前段に挿入する場合に比
べ、消費電力を少なくできる。
【図面の簡単な説明】
第1図は本発明の原理図、第2図はクランプさ
れた信号波形とクランプパルスを示す波形図、第
3図は本発明の最も基本的な実施例を示す回路
図、第4図は、第3図の高周波特性を改善した実
施例を示す回路図、第5図はカレントミラーを用
いた実施例を示す回路図、第6図はカレントミラ
ーを2段用いた実施例を示す回路図、第7図は、
クランプトランジスタPNP形を使用した一実施
例を示す回路図、第8図は従来回路のクランプ波
形を示す波形図、第9図は、本発明第4図の回路
によるクランプ波形を示す波形図である。 1……前段回路、2……次段回路、3……電流
バイパス回路、4……直流阻止コンデンサ、5…
…クランプ電圧源、6……同期スイツチ。

Claims (1)

  1. 【特許請求の範囲】 1 高出力インピーダンスを有する前段回路と、
    負荷との間に挿入された直流阻止コンデンサと、 該コンデンサの出力側端子に、低インピーダン
    スの電圧源を周期的に断続するスイツチ手段と、 上記コンデンサと並列接続された可変電流源か
    らなる電流バイパス回路とから構成され、 上記可変電流源から流れる電流は上記負荷に流
    れる電流に応じて変化するとともに上記コンデン
    サに流れる電流の所定倍の電流である ことを特徴とするクランプ回路。 2 上記可変電流源はトランジスタからなり、 このトランジスタのベース・コレクタ径路が上
    記コンデンサと並列接続され、エツミタが上記負
    荷に接続され、上記コンデンサに流れる電流をこ
    のトランジスタの電流増幅率倍した電流が上記電
    流バイパス回路によつてバイパスされることを特
    徴とする特許請求の範囲第1項記載のクランプ回
    路。
JP60060570A 1985-03-27 1985-03-27 クランプ回路 Granted JPS61220565A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP60060570A JPS61220565A (ja) 1985-03-27 1985-03-27 クランプ回路
KR1019860002103A KR900002645B1 (ko) 1985-03-27 1986-03-21 크람푸 회로
US06/844,502 US4722006A (en) 1985-03-27 1986-03-27 Clamp circuit for a video signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60060570A JPS61220565A (ja) 1985-03-27 1985-03-27 クランプ回路

Publications (2)

Publication Number Publication Date
JPS61220565A JPS61220565A (ja) 1986-09-30
JPH0228948B2 true JPH0228948B2 (ja) 1990-06-27

Family

ID=13146047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60060570A Granted JPS61220565A (ja) 1985-03-27 1985-03-27 クランプ回路

Country Status (1)

Country Link
JP (1) JPS61220565A (ja)

Also Published As

Publication number Publication date
JPS61220565A (ja) 1986-09-30

Similar Documents

Publication Publication Date Title
JPS614310A (ja) レベルシフト回路
US4015215A (en) Push-pull power amplifier circuit
JP2680569B2 (ja) 増幅器
JPH0228948B2 (ja)
US5128631A (en) Operational amplifier having improved slew rate
JP2931701B2 (ja) クランプ回路
JPH11346125A (ja) Srpp回路
JP2514964B2 (ja) サンプル・ホ−ルド回路
JPS59848Y2 (ja) クランプ回路
JPS5947396B2 (ja) ホ−ルド回路
JPH01268302A (ja) 増幅回路
JPH04162876A (ja) 同期処理回路
JPH0312508B2 (ja)
JPH0419881Y2 (ja)
JP3309878B2 (ja) アンプ
JPH04288715A (ja) Btl電力増幅回路
JPS6122484B2 (ja)
JPH0161247B2 (ja)
JPS6057600A (ja) サンプルホ−ルド回路
JPS60160707A (ja) プッシュプル型出力回路
JPH04159867A (ja) ビデオ信号処理回路
JPS5913410A (ja) 電力増幅器
JPS60192464A (ja) 直流再生回路
JPS6333358B2 (ja)
JPS63245004A (ja) 低周波増幅回路