JPH04162143A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータに関し、特に、ＲＯＭな
らびにプログラムカウンタを含み、テスト回路を内蔵す
るマイクロコンピュータに関する。

〔従来の技術〕

従来、マイクロコンピュータ、特にＲＯＭならびにプロ
グラムカウンタを内蔵するシングルチップ・マイクロコ
ビュータ（以下、マイクロコンピュータと称す〉におい
ては、ＣＰＵ制御系がＬＳＩ内部で閉じているため、ユ
ーザは、内部制御信号のタイミングを気にすることなく
、プログラムを組むことができるという利点がある。し
かしなから、その反面において、マイクロコンピュータ
のＬＳＩとしての機能テストを行うことが難しいという
問題がある。このために、通常マイクロコンピュータに
おいては、特定の端子を使用して、ＬＳＩの内蔵ＲＯＭ
とは独立した動作を可能とするために、テスト回路を備
えているのが〜殻である。

このテスト回路は、ＲＯＭを除くランダム回路をＬＳＩ
外部より挿入した命令データにより機能チエ７りを行う
テスト・モード、ＲＯＭの内容をダイレクトにチエツク
するために、特定の端子よりＲＯＭデータを出力するテ
スト・モード、特定ＲＯＭ領域に格納されている自己テ
スト・ルーチンを実行し、セルフチエツクを行うテスト
・モード等の各種の機能を有している。

現時点においては、特にマイクロコンピュータの集積度
が年々増加傾向にあり、このような状況化において、Ｌ
ＳＩの初期故障を比較的に効率よく除去する方法として
は、ダイナミック　バーンインテストがある。このテス
トは、マイクロコンピュータを動作状態のまま高温保管
を行うテストであり、システムクロックを印加しないで
行うスタティック・バーンインテストに比較して、マイ
クロコンピュータ内部の各トランジスタ・セルにかかる
ストレスが一様になるため、効果的に不良モードの除去
が可能となる。

通常、ダイナミック・バーンインテストにおいては、マ
イクロコンピュータをテスト・モードに設定し、マイク
ロコンピュータの外部よりシステムクロックおよび命令
データを挿入して動作状態を作り出している。これは、
通常の内蔵ＲＯＭによる動作においては、個々のＲＯＭ
内容によりマイクロコンピュータの動作が異なり、マイ
クロコンピュータの端子の状態によっては、プログラム
が無限ルーアに陥ってしまい、一部分の回路しか動作し
ない可能性があるためである６しかし、上述した従来の
方法においては、システムクロックに同期して命令デー
タを生成する、テストパターン発生装置を備えた大規模
なバーンイン装置が必要となり、テストに費用がかかり
過ぎるという問題がある。

そ、二で、最近においては、比較的に安価な装置でダイ
ナミック　バーンインテストを可能とするために、マイ
クロコンピュータ自体に新たなテストモードを付加する
傾向にある。これらのテストモードは、マイクロコンピ
ュータ内蔵のＲＯＭを動作させるものであり、システム
クロックのみ外部から供給することにより、ダイナミッ
ク・バーインテストが行われている。

従来、このような場合においては、プログラムが無限ル
ープに陥らずに、最後のアドレスまで実行されるように
、テストモードの設定により１分岐命令およびサブルー
チン・コール命令等のプログラムカウンタの値を不連続
にする命令をノー・オペレーション命令としてデコード
する方法、またはプログラムカウンタの＋１単調増加の
みの制御を実行させる方法が考えられている。

第４図に示されるのは、従来のテストモードを持つマイ
クロコンピュータの一部を示す部分ブロック図である。

第４図に示されるように、従来のマイクロコンピュータ
２９には、テストＲＯＭ領域およびユーザＲＯＭ領域よ
り成るＲＯＭ３０と、命令レジスタ３１および命令デコ
ーダ３２と、プログラムカウンタ３３およびプログラム
カウンタ制御回路３４と、テスト端子３５とが部分的な
構成要素として含まれている。

第４図において、テスト端子３５をアクティブなレベル
に設定することにより、テスト信号１１３を発生させ、
１０グラムカウンター制御回路３４のモードを＋１単調
増加制御に設定する。これ以降においては、システムク
ロ・ツクに同期して、プログラムカウンタ３３は１アド
レスづつ単調増加の過程をとる。即ち、分岐命令および
サブルーチン・コール命令等プログラムカウンタ３３の
値を不連続に変更する命令がデコードされた時において
も、プログラムカウンタ３３は実際の制御を実行せず、
＋１単調増加のみが行われる。従って、内蔵されるＲＯ
Ｍ３０内の１０グラムは、実際の進行とは異なってはい
るが、命令レジスタ３１および命令デコーダ３２を通じ
て、最後のアドレスまで実行されることになる。

〔発明が解決しようとする課題〕

上述した従来のマイクロコンピュータにおいては、内蔵
されるＲＯＭに登録されている大多数の命令を実行させ
、実使用と略同等なストレスを各回線に印加することを
目的としている。しかし、実際のプログラムにおいては
、分岐命令およびサブルーチン・コール命令等プログラ
ムカウンタの値を不連続に変更する命令が多用されてお
り、これらの命令を実質的に抑制してしまう従来のテス
ト方法では、これらの命令に関する制御信号ラインをテ
ストすることができないため、十分なダイナミック・バ
ーンイン効果が得難いという欠点がある。

〔課題を解決するための手段〕

本発明のマイクロコンピュータは、ＲＯＭおよび当該Ｒ
ＯＭに格納されているプログラムの実行アドレスを制御
するプログラムカウンタを内蔵するマイクロコビュータ
において、前記マイクロコンピュータの特定端子を介し
て、予め外部よりテストモードが設定されるテストモー
ド・レジスタと、前記テストモード・レジスタに設定さ
れている第１のテストモードの実行時に、前記プログラ
ムカウンタから出力されるＲＯＭアドレス値の不連続な
変更を禁止するように、当該プログラムカウンタに対す
る制御作用を行うプログラムカウンタ制御手段と、前記
プログラムカウンタから出力されるＲＯＭアドレス値が
、所定のアドレス値に到達したことを検出するアドレス
値手段と、前記アドレス値手段より出力されるアドレス
検出信号を介して、前記テストモード・レジスタの状態
を変更し、第２のテストモードに切替えるモード切替手
段と、を備えて構成される。

〔実施例〕

次に２本発明について図面を参照して説明する。第１図
は、本発明の第１の実施例の一部を示す部分ブロック図
である。第１図に示されるように、本実施例のマイクロ
コンピュータ１は、テスＦＲＯＭ領域およびユーザＲＯ
Ｍ領域より成るＲＯＭ２と、ＲＯＭ２より出力された命
令データを、−時的にラッチする命令レジスタ３と、命
令レジスタ３のラッチデータを解読して、命令固有の制
御信号を発生させる命令デコーダ４と、ＲＯＭ２のアク
セスするデータ・アドレスを制御する１０グラムカウン
タ５と、プログラムカウンタ５の動作を制御するプログ
ラムカウンタ制御回路６と、予めユーザＲＯＭ領域の最
終アドレス値が設定されているモジュロレジスタ８と、
プログラムカウンタ５の値とモジュロレジスタ８の値を
比較するコンパレータ７と、コンパレータ７から出力さ
れる一致信号１０３によりセットされる一致フラグ９と
、マイクロコンピュータ１をテスト状態に設定するため
のテスト端子１０と、ＡＮＤ回路１１および１２と、イ
ンバータ１３とを部分的に備えて構成される。

第１図において、先ず、マイクロコンピュータ１を初期
化するために、システムリセットをかけて、一致フラグ
９のクリアならびにプログラムカウンタ５の初期アドレ
ス設定を行う０次に、テスト端子１０を所定のレベルに
することにより、テスト信号１０６をアクティブに設定
し、ＡＮＤ回路１１を経由して、インクリメント制御信
号１０１をアクティブにする。この時点において、プロ
グラムカウンタ制御回路６により、プログラムカウンタ
５は、＋１単調インクリメントモードに設定され、以降
、ユーザＲＯＭデータに従いマイクロコンピュータｌの
動作が実行される。このモードを第１のテストモードと
称する。

但し、本モードにおいては、分岐命令およびサブルーチ
ン・コール命令等プログラムカウンタ５の値を不連続に
変更する命令は無視される。また、コンパレータ７にお
いては、プログラムカウンタ５の値は、常にモジュロレ
ジスタ８の値と比較されており、両者の値が一致した場
合、即ち、プログラムカウンタ５の値がユーザＲＯＭ領
域の最終アドレスに達した場合に、一致信号１０３が出
力され、この一致信号１０３により一致フラグ９はセッ
トされる。この時点において、一致フラグ９から出力さ
れるラッチ信号１０４は、ロウ・レベルからハイ・レベ
ルに変化するため、インクリメント制御信号１０１はイ
ンアクティブとなり、代りにテストＲＯＭ領域のアドレ
スｔｓｍ信号１（１２がアクティブとなる。

テストＲＯＭアドレス制御信号１０２がアクティブにな
ると、プログラムカウンタ制御回路６により、プログラ
ムカウンタ５にはＲＯＭ２のテストＲＯＭ領域のスター
トアドレスが設定される。ここにおいて、テストＲＯＭ
領域には、予め分岐命令およびサブルーチンコール命令
等、前記第１のテストモードにおいては、完全に動作さ
れることのできなかった命令の組合せを１０グラムして
おく、以降、このテストＲＯＭ領域における前記プログ
ラムが実行されることにより、７０グラムカウンタ５回
りの制御信号を本来の状態においてチエツクすることが
可能となる０本モードを第２のテストモードと称する。

次ニ、本テストＲＯＭ領域が終了アドレスに到達すると
、テストＲＯＭ終了をＣＰＵに伝達する特定命令が実行
される。この命令は、命令デコーダ４により解読され、
命令デコーダ４からはテストＲＯＭ終了信号１０５が出
力されて、一致フラグ９に送られる。このテストＲＯＭ
終了信号１０５により一致フラグ９はクリアされ、前記
第１のテストモードによる制御作用に戻る。

上記のテストの手順については、第２図に示されるテス
トのフローチャートに明示されているとうりである。

以上、一連の動作をバーインテスト中に行うことにより
、従来の比較的安価なバーンイン装置にて、ダイナミッ
クバーンインテストを行うことが可能となる。

次に、本発明の第２の実施例について説明する。第３図
は第２の実施例の一部を示す部分ブロック図である。第
３図に示されるように、本実施例のマイクロコンピュー
タ１４は、テストＲＯＭ領域およびユーザＲＯＭ領域よ
り成るＲ　ＯＭ　１５と、ＲＯＭ１５より出力された命
令データを、−時的にラッチする命令レジスタ１６と、
命令レジスタ１６のラッチデータを解読して、命令固有
の制御信号を発生させる命令デコーダ１７と、ＲＯＭ１
５のアクセスするデータ・アドレスを制御するプログラ
ムカウンタＩ８と、７０グラムカウンタ１８の動作を制
御するプログラムカウンタ制御回路１９と、予めユーザ
ＲＯＭ領域の最終アドレス値が設定されている第１のモ
ジュロレジスタ２２と、予めテストＲＯＭ領域の最終ア
ドレス値が設定されている第２のモジュロレジスタ２３
と、これらの第１のモジュロレジスタ２２と第２のモジ
ュロレジスタ２３の切替えを行う選択回路２１と、プロ
グラムカウンタ１８の値と第１または第２のモジュロレ
ジスタの値を比較するコンパレータ２０と、コンパレー
タ２ｏがら出力される一致信号１０９をトリガとしてリ
セットされるリセット付きＴ型フリップフロップ２４と
、マイクロコンピュータ１４をテスト状態に設定するた
めのテスト端子２５と、ＡＮＤ回路２６および２７と、
インバータ２８とを部分的に備えて構成される。

本実施例においては、第１の実施例において記述されて
いる第１のテストモードと第２のテストモードの切替え
が、上述の第１および第２の二つのモジュロレジスタ２
２および２３の値と、プログラムカウンタ１８の値との
比較により、コンパレータ２０において発生する一致信
号１．０９により行われる。

先ず、Ｔ型フリップフロップ２４に対する初期設定をシ
ステムリセット信号０２により行い、ラッチ信号１１０
をロウ・レベルにする。この時点において、テスト信号
１１１がアクティブであれば、インクリメント制御信号
１０７がアクティブとなり、１０グラム力ウンタ制ｔｌ
ｉ回路１９により、プログラムカウンタ１８の＋１単調
増加を行う第１のテストモードとなる。また、同時に、
選択回路２Ｉを介して、第１のモジュロレジスタ２２が
選択される。

この状態において、ユーザＲＯＭ領域の命令が実行され
て、ユーザＲＯＭ最終アドレスに到達すると、一致信号
１０９により、Ｔ型フリップ７０ツブ２４の出力である
ラッチ信号１１０が反転してハイ・レベルにて出力され
る。この時、インクリメント制御信号１０７はインアク
ティブとなり、代りにテストＲＯＭアドレス制御信号１
０８がアクティブとなって、第２のテストモードに切替
えられる。

また同時に、選択回路２１を介して、第２のモジュロレ
ジスタ２３が選択される。この状態においてテストＲＯ
Ｍが実行される、テストＲＯＭ最終アドレスに到達する
と、一致信号１０９によりＴ型フリップフロップ２４の
出力であるラッチ信号１１０は、反転してロウ・レベル
にて出力され、テストモードは、再び第１のテストモー
ドに戻る。同時に、ラッチ信号１１０により制御されて
、選択回路２１を介して、第１のモジュロレジスタ２２
が選択される。

以上、一連の動作をバーンインテスト中に行うことによ
り、従来の比較的安価なバーンイン装置により、ダイナ
ミックバーンインテストを行うことが可能となる。

〔発明の効果〕

以上説明したように、本発明は、分岐命令およびサブル
ーチン・コール命令等プログラムカウンタの値を不連続
に変更する命令においても、ダイナミ・γり・バーンイ
ンテスト中に機能を実行させ制御系にストレスをかける
ことができ、十分なダイナミック・バーンイン効果が得
られるため、経済的且つ効果的に不良モードを除去する
ことができるという効果がある。

【図面の簡単な説明】

第１図および第３図は、それぞれ本発明の第１および第
２の実施例のブロック図、第２図は、第１の実施例にお
ける動作手順を示すフローチャート、第４図は従来例の
ブロック図である。 図において、１　、１４．２９・・・・・・マイクロコ
ンピュータ、２．１５．３０・・・・・・ＲＯＭ、３　
、１６．３１・・・・・・命令レジスタ、　４．１７．
３２・−・−・・命令デコーダ、５゜１８、３３・・・
・・・プログラムカウンタ、６，１９．３４・・・・・
・プログラムカウンタ１ｌｌＮ御回路、７．２０・・・
・・・コンパレータ、８・・・・・・モジュロレジスタ
、９・・・・・・一致フラグ、１０．２５．３５・・・
・・・テスト端子、１１．１２．２６゜２７・・・・・
・ＡＮＤ回路、１３．２８・・・・・・インバータ、２
１・・・・・・選択回路、２２・・・・・・第１のモジ
ュロレジスタ、２３・・・・・・第２のモジュロレジス
タ、２４・・・・・・Ｔ型フリッズフロッ乙

Claims (1)

1. 【特許請求の範囲】 ＲＯＭおよび当該ＲＯＭに格納されているプログラムの
   実行アドレスを制御するプログラムカウンタを内蔵する
   マイクロコピュータにおいて、前記マイクロコンピュー
   タの特定端子を介して、予め外部よりテストモードが設
   定されるテストモード・レジスタと、 前記テストモード・レジスタに設定されている第１のテ
   ストモードの実行時に、前記プログラムカウンタから出
   力されるＲＯＭアドレス値の不連続な変更を禁止するよ
   うに、当該プログラムカウンタに対する制御作用を行う
   プログラムカウンタ制御手段と、 前記プログラムカウンタから出力されるＲＯＭアドレス
   値が、所定のアドレス値に到達したことを検出するアド
   レス値手段と、 前記アドレス値手段より出力されるアドレス検出信号を
   介して、前記テストモード・レジスタの状態を変更し、
   第２のテストモードに切替えるモード切替手段と、 を備えることを特徴とするマイクロコンピュータ。