JPH04155278A - Ｌｓｉテスタ - Google Patents
ＬｓｉテスタInfo
- Publication number
- JPH04155278A JPH04155278A JP2280391A JP28039190A JPH04155278A JP H04155278 A JPH04155278 A JP H04155278A JP 2280391 A JP2280391 A JP 2280391A JP 28039190 A JP28039190 A JP 28039190A JP H04155278 A JPH04155278 A JP H04155278A
- Authority
- JP
- Japan
- Prior art keywords
- chip microcomputer
- test pattern
- test
- circuit
- tester
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 49
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＬＳＩテスタに関し、特にシングルチップマイ
クロコンピュータの如きカスタマのプログラムを内蔵し
たＬＳＩの動作機能テストを行うＬＳＩテスタに関する
。
クロコンピュータの如きカスタマのプログラムを内蔵し
たＬＳＩの動作機能テストを行うＬＳＩテスタに関する
。
半導体技術の発達によりマイクロコンピュータの需要は
加速度的に増大しているが、一方ではそのテスタ開発が
問題化されている。
加速度的に増大しているが、一方ではそのテスタ開発が
問題化されている。
今日、半導体回路装置（以下ＬＳＩという）は全てＬＳ
Ｉテスタが直接入力するテスト・パターンによって作動
され、その出カバターンが期待値と比較照合されること
によって良否が判断される。
Ｉテスタが直接入力するテスト・パターンによって作動
され、その出カバターンが期待値と比較照合されること
によって良否が判断される。
しかしながら従来のＬＳＩテスタではマイクロコンピュ
ータをテストしようとすると、このＬＳＩは通常１命令
実行だけで数個ないし数十個のテストパターンを必要と
し、しかもこれらのテストパターンは大型コンピュータ
により論理シミュレーション等を経て作成される。
ータをテストしようとすると、このＬＳＩは通常１命令
実行だけで数個ないし数十個のテストパターンを必要と
し、しかもこれらのテストパターンは大型コンピュータ
により論理シミュレーション等を経て作成される。
しかし、シングルチップマイクロコンピュータ等におい
てはカスタマのプログラムを内蔵しているため、カスタ
マ毎のテストパターン準備が困難である理由によって内
蔵プログラムによる動作テストは通常実施されていない
。
てはカスタマのプログラムを内蔵しているため、カスタ
マ毎のテストパターン準備が困難である理由によって内
蔵プログラムによる動作テストは通常実施されていない
。
本発明の目的は、内蔵プログラムによる動作テストが簡
単に実施可能なＬＳＩテスタを捉供することにある。
単に実施可能なＬＳＩテスタを捉供することにある。
本発明のＬＳＩテスタは、被試験ＬＳＩを搭載した装置
から実動作時の前記ＬＳＩの入出力端子情報を所定の信
号に同期させて格納するメモリ回路部と前記メモリ回路
部に格納された情報をテストパターンに編集するテスト
パターン編集回路を有して構成される。
から実動作時の前記ＬＳＩの入出力端子情報を所定の信
号に同期させて格納するメモリ回路部と前記メモリ回路
部に格納された情報をテストパターンに編集するテスト
パターン編集回路を有して構成される。
第１図は本発明の第１の実施例のブロック図である。
ＬＳＩテスタｌはメモリ回路部２、テストパターン編集
回路３、テストパターンメモリ部４を具備し、相互に接
続されテスタ端子８．９はメモリ回路部２とテストパタ
ーンメモリ部４に接続されている。
回路３、テストパターンメモリ部４を具備し、相互に接
続されテスタ端子８．９はメモリ回路部２とテストパタ
ーンメモリ部４に接続されている。
被試験シングルチップマイクロコンピュータ６が実装機
１３上で入出力回路５と外部制御回路７とシングルチッ
プマイクロコンピユー°タ入出力信号１１．１２によっ
て結線されている。
１３上で入出力回路５と外部制御回路７とシングルチッ
プマイクロコンピユー°タ入出力信号１１．１２によっ
て結線されている。
又、シングルチップマイクロコンピュータの入出力信号
１１．１２とテスタ端子８．９が結線され、実装機１３
上で被試験シングルチップマイクロコンピュータ６が内
蔵プログラムによって動作中の信号をテスタ端子８．９
を通してＬＳＩテスタ１のメモリ回路部２に入力する。
１１．１２とテスタ端子８．９が結線され、実装機１３
上で被試験シングルチップマイクロコンピュータ６が内
蔵プログラムによって動作中の信号をテスタ端子８．９
を通してＬＳＩテスタ１のメモリ回路部２に入力する。
メモリ回路部２に入力された情報はテストパターン編集
回路３を通してテストパターンに編集されてテストパタ
ーンメモリ部４に格納される。従って被試験シングルチ
ップマイクロコンピュータ６の内蔵プログラムによる動
作テストが、テストパターンメモリ部４のテストパター
ン情報によって可能となる。
回路３を通してテストパターンに編集されてテストパタ
ーンメモリ部４に格納される。従って被試験シングルチ
ップマイクロコンピュータ６の内蔵プログラムによる動
作テストが、テストパターンメモリ部４のテストパター
ン情報によって可能となる。
第２図は本発明の第２の実施例のブロック図である。
シングルチップマイクロコンピュータの入出力信号１１
．１２がテスタ端子８．テストパターン編集回路３を通
してテストパターンメモリ部４に直接入力される点が前
述の第１の実施例と違うだけである。
．１２がテスタ端子８．テストパターン編集回路３を通
してテストパターンメモリ部４に直接入力される点が前
述の第１の実施例と違うだけである。
被試験シングルチップマイクロコンピュータ６が内蔵プ
ログラムによって動作中の信号よりテストパターンをテ
ストパターンメモリ部４へ格納し、内蔵プログラムによ
る動作テストが実行可能である。
ログラムによって動作中の信号よりテストパターンをテ
ストパターンメモリ部４へ格納し、内蔵プログラムによ
る動作テストが実行可能である。
以上の説明から明らかなように、被試験シングルチップ
マイクロコンピュータの実装機上で動作している内容を
そっくりＬＳＩテスタで実現させたテストが容易に実行
可能となる。
マイクロコンピュータの実装機上で動作している内容を
そっくりＬＳＩテスタで実現させたテストが容易に実行
可能となる。
従って、従来のテスタではカスタマのプログラム毎に大
型コンピュータを使用し長時間必要としたテストパター
ン作成がきわめて迅速に行え、かつカスタマの使用状況
に近いテストが実行可能となりテストの品質向上も図れ
る。
型コンピュータを使用し長時間必要としたテストパター
ン作成がきわめて迅速に行え、かつカスタマの使用状況
に近いテストが実行可能となりテストの品質向上も図れ
る。
本発明によるテスタはシングルチップマイクロコンピュ
ータのテストの例によって説明してきたが、シングルチ
ップマイクロコンピュータに限定されず他のＬＳＩのテ
ストに適用可能である。
ータのテストの例によって説明してきたが、シングルチ
ップマイクロコンピュータに限定されず他のＬＳＩのテ
ストに適用可能である。
第１図は本発明の第１の実施例のブロック図、第２図は
本発明の第２の実施例のブロック図である。 １．１ａ・・・ＬＳＩテスタ、２・・・メモリ回路部、
３・・・テストパターン編集回路、４・・・テストパタ
ーンメモリ部、５・・入出力回路、６・・・シングルチ
ップマイクロコンピュータ、７・・・外部制御回路、８
．９・・・テスタ端子、１０・・・テストパターン出力
、１１．１２・・・入出力信号、１３・・・実装機。
本発明の第２の実施例のブロック図である。 １．１ａ・・・ＬＳＩテスタ、２・・・メモリ回路部、
３・・・テストパターン編集回路、４・・・テストパタ
ーンメモリ部、５・・入出力回路、６・・・シングルチ
ップマイクロコンピュータ、７・・・外部制御回路、８
．９・・・テスタ端子、１０・・・テストパターン出力
、１１．１２・・・入出力信号、１３・・・実装機。
Claims (1)
- 被試験ＬＳＩを搭載した装置実動作時における前記被試
験ＬＳＩの入出力端子情報を所定の同期信号に同期させ
て格納するメモリ回路部と、前記メモリ回路部に格納さ
れた情報をテストパターンに編集するテストパターン編
集回路とを有することを特徴とするＬＳＩテスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2280391A JPH04155278A (ja) | 1990-10-18 | 1990-10-18 | Ｌｓｉテスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2280391A JPH04155278A (ja) | 1990-10-18 | 1990-10-18 | Ｌｓｉテスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04155278A true JPH04155278A (ja) | 1992-05-28 |
Family
ID=17624373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2280391A Pending JPH04155278A (ja) | 1990-10-18 | 1990-10-18 | Ｌｓｉテスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04155278A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1447672A1 (en) * | 2003-02-13 | 2004-08-18 | Matsushita Electric Industrial Co., Ltd. | Assembly for LSI test and method for the test |
| WO2014132329A1 (ja) * | 2013-02-26 | 2014-09-04 | 学校法人福岡大学 | 製造装置、製造管理システム及び製造制御プログラム |
-
1990
- 1990-10-18 JP JP2280391A patent/JPH04155278A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1447672A1 (en) * | 2003-02-13 | 2004-08-18 | Matsushita Electric Industrial Co., Ltd. | Assembly for LSI test and method for the test |
| EP1574868A1 (en) * | 2003-02-13 | 2005-09-14 | Matsushita Electric Industrial Co., Ltd. | Assembly for LSI test and method for the test |
| US7251761B2 (en) | 2003-02-13 | 2007-07-31 | Matsushita Electric Industrial Co., Ltd. | Assembly for LSI test and method for the test |
| WO2014132329A1 (ja) * | 2013-02-26 | 2014-09-04 | 学校法人福岡大学 | 製造装置、製造管理システム及び製造制御プログラム |
| JPWO2014132329A1 (ja) * | 2013-02-26 | 2017-02-02 | 学校法人福岡大学 | 製造装置、製造管理システム及び製造制御プログラム |
| US10721848B2 (en) | 2013-02-26 | 2020-07-21 | Fukuoka University | Manufacturing device, manufacturing management system, and manufacturing control program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6665817B1 (en) | Apparatus and method for implementing a wireless system-on-a-chip with a reprogrammable tester, debugger, and bus monitor | |
| JPH10269103A (ja) | 製造テスト・システム | |
| KR20010072036A (ko) | 집적 회로의 셀프테스트를 실행하기 위한 셀프테스트장치를 포함하는 집적 회로 | |
| KR940004331B1 (ko) | 데이터 처리장치 | |
| US6718498B2 (en) | Method and apparatus for the real time manipulation of a test vector to access the microprocessor state machine information using the integrated debug trigger | |
| US20040064763A1 (en) | Apparatus and method for a trace system on a chip having multiple processing units | |
| EP1291662A2 (en) | Debugging system for semiconductor integrated circuit | |
| US9791506B1 (en) | Cross-platform device testing through low level drivers | |
| JP2004361171A (ja) | 半導体集積回路および半導体集積回路の機能検証方法 | |
| US5999013A (en) | Method and apparatus for testing variable voltage and variable impedance drivers | |
| JPS6276756A (ja) | 自己検査回路を備えた半導体装置 | |
| JPH04324379A (ja) | 集積回路試験装置 | |
| JPH0815387A (ja) | マイクロコンピュータテスト回路 | |
| JPH1083320A (ja) | マイクロプロセッサ内蔵装置 | |
| JPS6144373A (ja) | 半導体回路のテスト装置 | |
| KR20010027766A (ko) | 피기백 방식을 이용한 테스트 회로를 갖는 반도체 장치 | |
| JP2002243803A (ja) | 半導体集積回路試験用プログラムのデバッグ方法及び装置並びに半導体集積回路試験用プログラムのデバッグプログラム | |
| JPH05342377A (ja) | マイクロコンピュータ | |
| JPS6326741A (ja) | デ−タ処理装置の試験装置 | |
| JPS60154637A (ja) | 集積回路装置 | |
| JPH0997248A (ja) | マイクロコンピュータ | |
| JPH1069306A (ja) | Ｉｃ試験装置 | |
| JPS59211123A (ja) | 半導体集積回路 | |
| JPS63164456A (ja) | 半導体集積回路 | |
| KR20020058935A (ko) | 바운더리 스캔을 이용하여 넌 바운더리 스캔 램의테스팅을 위한 비스트 회로 |