JPH04162657A - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JPH04162657A JPH04162657A JP2287015A JP28701590A JPH04162657A JP H04162657 A JPH04162657 A JP H04162657A JP 2287015 A JP2287015 A JP 2287015A JP 28701590 A JP28701590 A JP 28701590A JP H04162657 A JPH04162657 A JP H04162657A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- power supply
- dielectric
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は半導体装置用リードフレームに関し、特に、電
源ライン上のノイズを解消できる容量をもつリードフレ
ームに関する。
源ライン上のノイズを解消できる容量をもつリードフレ
ームに関する。
［従来の技術］
実装用基板（ボード）上に、半導体装置（以下、ＩＣと
いうこともある）を搭載し、システムを組むときに、当
該ボードの配線上（特に、電源ライン上）にノイズが乗
ることがあり、電源電圧にノイズが乗ると、システム全
体の誤動作をまねくおそれがある。
いうこともある）を搭載し、システムを組むときに、当
該ボードの配線上（特に、電源ライン上）にノイズが乗
ることがあり、電源電圧にノイズが乗ると、システム全
体の誤動作をまねくおそれがある。
そこで、従来、その対策として、ＩＣと別個に、所謂デ
カップリングコンデンサと称されるコンデンサを付設す
ることが行われていた。
カップリングコンデンサと称されるコンデンサを付設す
ることが行われていた。
尚リードフレームについて述べた特許および実用新案の
例としては、特公昭６１−１６５５３号公報、実開昭４
８−８８９４２号、同５１−２１５６２号、同５２−１
６４２４４号、同５３−５６５４５号公報が挙げられる
。
例としては、特公昭６１−１６５５３号公報、実開昭４
８−８８９４２号、同５１−２１５６２号、同５２−１
６４２４４号、同５３−５６５４５号公報が挙げられる
。
［発明が解消しようとする課題］
しかるに、このようにＩＣと別個にコンデンサを付設す
る形態では、システムを組む上で、部品点数が多くなり
、また、コンデンサを付加する空間が必要となるので高
密度にＩＣを組込むことを妨げ、さらに、ボードも大型
のものを必要としていた。
る形態では、システムを組む上で、部品点数が多くなり
、また、コンデンサを付加する空間が必要となるので高
密度にＩＣを組込むことを妨げ、さらに、ボードも大型
のものを必要としていた。
本発明は、かかる従来技術の有する欠点を解消し、電源
ライン上のノイズを抑制できるとともに、外付けのコン
デンサを必要とせず、ボード上の部品点数を軽減でき、
高密度実装が可能で、ボードも小型化できる技術を提供
することを目的とする。
ライン上のノイズを抑制できるとともに、外付けのコン
デンサを必要とせず、ボード上の部品点数を軽減でき、
高密度実装が可能で、ボードも小型化できる技術を提供
することを目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
［課題を解決するための手段］
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
本発明では、リードフレームに容量をもたせるようにし
たもので、リードフレームのリード間に誘電体を挟持さ
せるようにした。
たもので、リードフレームのリード間に誘電体を挟持さ
せるようにした。
［作用］
これにより、容量をもつリードフレームに、半導体素子
を含むチップを搭載し、電源ラインと電気的に接続させ
、当該チップを収納しパッケージ化したＩＣを、ボード
上に実装すれば、当該ＩＣ内のリードフレームの誘電体
よりなる容量が電源ラインのノイズを抑制する効果をも
ち、当該ＩＣの他に別個にコンデンサをボード上に付加
する必要がなくなり、その結果、部品点数が少なくなり
、高密度実装が可能で、ボードも小型化できる。
を含むチップを搭載し、電源ラインと電気的に接続させ
、当該チップを収納しパッケージ化したＩＣを、ボード
上に実装すれば、当該ＩＣ内のリードフレームの誘電体
よりなる容量が電源ラインのノイズを抑制する効果をも
ち、当該ＩＣの他に別個にコンデンサをボード上に付加
する必要がなくなり、その結果、部品点数が少なくなり
、高密度実装が可能で、ボードも小型化できる。
［実施例コ
以下、本発明の実施例を図面に基づいて説明する。
第１図は、本発明の実施例を示すリードフレー二の要部
説明図、第２図はリードフレームの断面図である。
説明図、第２図はリードフレームの断面図である。
リードフレーム１は、半導体素子を含むチップを固着さ
せるタブ部２を先端に有する電源（ＶｃＣ）と接続され
るリード３と、同様に電源（ＶｃＣ）と接続されるリー
ド４とを具備して成る。
せるタブ部２を先端に有する電源（ＶｃＣ）と接続され
るリード３と、同様に電源（ＶｃＣ）と接続されるリー
ド４とを具備して成る。
リード４の先端には、上記リード３のタブ部２と同様に
四辺形の先端部５を有している。
四辺形の先端部５を有している。
当該リード３のタブ部２と当該リード４の先端部５との
間には、誘電体６が挟持されている。
間には、誘電体６が挟持されている。
誘電体６は、例えばセラミック材により構成される。
リード３のタブ部電極２とリード４の先端部電極５と誘
電体６により、リードフレーム１はそのタブ部２に容量
を持つ。
電体６により、リードフレーム１はそのタブ部２に容量
を持つ。
図示が省略されているが、タブ部２の表面には、半導体
素子を含むチップが固着され、該チップのバッドと、リ
ード３との間で、ワイヤボンディングが行われ、また、
該チップのパッドとリード４との間でもワイヤボンディ
ングが行われる。
素子を含むチップが固着され、該チップのバッドと、リ
ード３との間で、ワイヤボンディングが行われ、また、
該チップのパッドとリード４との間でもワイヤボンディ
ングが行われる。
前述のように、リード３とリード４とは、それぞれ電源
ラインに接続している。
ラインに接続している。
同様にその図示が省略されているが、当該ワイヤボンデ
ィング後に、その組立て品は、樹脂モールドに付され、
パッケージ化される。
ィング後に、その組立て品は、樹脂モールドに付され、
パッケージ化される。
第３図は当該ＩＣパッケージの内部配線図を示し、リー
ド３部分に対応するパッケージ部分３０およびリード４
部分に対応するパッケージ部分４０は、それぞれ一方が
Ｖｃｃに、他方がグランド（ＧＮＤ）に電気的に接続さ
れている。
ド３部分に対応するパッケージ部分３０およびリード４
部分に対応するパッケージ部分４０は、それぞれ一方が
Ｖｃｃに、他方がグランド（ＧＮＤ）に電気的に接続さ
れている。
本発明に使用されるリードフレーム１は、例えば、Ｎｉ
−Ｆｅ合金により構成されている。
−Ｆｅ合金により構成されている。
半導体素子を含むチップは、例えばシリコン単結晶基板
から成り、周知の技術によって、その内部には多数の回
路素子が形成され、１つの回路機能が与えられている。
から成り、周知の技術によって、その内部には多数の回
路素子が形成され、１つの回路機能が与えられている。
回路素子の具体例は、例えばＭＯＳトランジスタから成
り、これらの回路素子によって、例えば論理回路および
メモリの回路機能が形成されている。
り、これらの回路素子によって、例えば論理回路および
メモリの回路機能が形成されている。
本発明によれば、ＩＣパッケージ内部のリードフレーム
１自体が、リード３電極とり−ド４電極と誘電体６より
なる容量をもち電源ラインのノイズを抑えることができ
るので、従来例のようにコンデンサをＩＣパッケージと
は別個に取付ける必要はない。
１自体が、リード３電極とり−ド４電極と誘電体６より
なる容量をもち電源ラインのノイズを抑えることができ
るので、従来例のようにコンデンサをＩＣパッケージと
は別個に取付ける必要はない。
従って、実装に際して当該ＩＣパッケージの他にコンデ
ンサを付設しなくてもよいので、ボード上の部品点数が
軽減されるとともに、コンデンサの付設に要するスペー
スを確保しなくても済むので、ボード上においてＩＣパ
ッケージの高密度実装が可能で、しかも、ボードは小型
化できる。
ンサを付設しなくてもよいので、ボード上の部品点数が
軽減されるとともに、コンデンサの付設に要するスペー
スを確保しなくても済むので、ボード上においてＩＣパ
ッケージの高密度実装が可能で、しかも、ボードは小型
化できる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
［発明の効果］
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、本発明によれば、ＩＣパッケージ内部のリー
ドフレーム自体が、リード電極とリード電極と誘電体よ
りなる容量をもち電源ラインのノイズを抑えることがで
きるので、従来例のようにコンデンサをＩＣパッケージ
とは別個に取付ける必要はない。
ドフレーム自体が、リード電極とリード電極と誘電体よ
りなる容量をもち電源ラインのノイズを抑えることがで
きるので、従来例のようにコンデンサをＩＣパッケージ
とは別個に取付ける必要はない。
従って、実装に際して当該ＩＣパッケージの他にコンデ
ンサを付設しなくてもよいので、ボード上の部品点数が
軽減されるとともに、コンデンサ分のスペースを確保し
なくても済むので、ボード上ＩＣパンケージの高密度実
装が可能で、しかも、ボードは小型化できる。
ンサを付設しなくてもよいので、ボード上の部品点数が
軽減されるとともに、コンデンサ分のスペースを確保し
なくても済むので、ボード上ＩＣパンケージの高密度実
装が可能で、しかも、ボードは小型化できる。
第１図は本発明の実施例を示すリードフレームの要部説
明図、 第２図は本発明の実施例を示す断面図、第３図は本発明
の実施例を示す配線図である。 １ ・リードフレーム、２・・タブ部、３・・リード、
４ リード、５ リード４の先端部、６・−誘電体。
明図、 第２図は本発明の実施例を示す断面図、第３図は本発明
の実施例を示す配線図である。 １ ・リードフレーム、２・・タブ部、３・・リード、
４ リード、５ リード４の先端部、６・−誘電体。
Claims (1)
- 【特許請求の範囲】 １、半導体装置用リードフレームにおいて、少なくとも
一方のリードは電源と接続されるリード間に誘電体を挟
持させ、当該リードフレームに容量を持たせて成ること
を特徴とする半導体装置用リードフレーム。 ２、一方のリードはその先端部に半導体装置素子を含む
チップを固着させるタブ部を有し、他方のリードは誘電
体を支持できる先端部を有し、これらリードのタブ部と
先端部との間に誘電体層を形成して、半導体素子を含む
チップを固着するタブ部に容量を持たせて成る、請求項
１に記載の半導体装置用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2287015A JPH04162657A (ja) | 1990-10-26 | 1990-10-26 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2287015A JPH04162657A (ja) | 1990-10-26 | 1990-10-26 | 半導体装置用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04162657A true JPH04162657A (ja) | 1992-06-08 |
Family
ID=17711930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2287015A Pending JPH04162657A (ja) | 1990-10-26 | 1990-10-26 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04162657A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206373A (ja) * | 1992-01-28 | 1993-08-13 | Nec Kyushu Ltd | 半導体集積回路装置 |
| WO1996015555A1 (en) * | 1994-11-10 | 1996-05-23 | Micron Technology, Inc. | Multi-layer lead frame for a semiconductor device |
| US5589709A (en) * | 1992-12-03 | 1996-12-31 | Linear Technology Inc. | Lead frame capacitor and capacitively-coupled isolator circuit using same |
| US5965936A (en) * | 1997-12-31 | 1999-10-12 | Micron Technology, Inc. | Multi-layer lead frame for a semiconductor device |
| US6054754A (en) * | 1997-06-06 | 2000-04-25 | Micron Technology, Inc. | Multi-capacitance lead frame decoupling device |
| US6114756A (en) * | 1998-04-01 | 2000-09-05 | Micron Technology, Inc. | Interdigitated capacitor design for integrated circuit leadframes |
| US6472737B1 (en) | 1998-01-20 | 2002-10-29 | Micron Technology, Inc. | Lead frame decoupling capacitor, semiconductor device packages including the same and methods |
-
1990
- 1990-10-26 JP JP2287015A patent/JPH04162657A/ja active Pending
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206373A (ja) * | 1992-01-28 | 1993-08-13 | Nec Kyushu Ltd | 半導体集積回路装置 |
| US5589709A (en) * | 1992-12-03 | 1996-12-31 | Linear Technology Inc. | Lead frame capacitor and capacitively-coupled isolator circuit using same |
| US5650357A (en) * | 1992-12-03 | 1997-07-22 | Linear Technology Corporation | Process for manufacturing a lead frame capacitor and capacitively-coupled isolator circuit using same |
| US5926358A (en) * | 1992-12-03 | 1999-07-20 | Linear Technology Corporation | Lead frame capacitor and capacitively-coupled isolator circuit using same |
| US5945728A (en) * | 1992-12-03 | 1999-08-31 | Linear Technology Corporation | Lead frame capacitor and capacitively coupled isolator circuit |
| US6124630A (en) * | 1994-11-10 | 2000-09-26 | Micron Technology, Inc. | Multi-layer lead frame for a semiconductor device |
| WO1996015555A1 (en) * | 1994-11-10 | 1996-05-23 | Micron Technology, Inc. | Multi-layer lead frame for a semiconductor device |
| US5734198A (en) * | 1994-11-10 | 1998-03-31 | Micron Technology, Inc. | Multi-layer lead frame for a semiconductor device |
| US6307255B1 (en) | 1994-11-10 | 2001-10-23 | Micron Technology, Inc. | Multi-layer lead frame for a semiconductor device |
| US6707136B2 (en) | 1996-09-04 | 2004-03-16 | Micron Technology, Inc. | Multi-layer lead frame for a semiconductor device |
| US6515353B2 (en) | 1996-09-04 | 2003-02-04 | Micron Technology, Inc. | Multi-layer lead frame for a semiconductor device |
| US6781219B2 (en) | 1997-06-06 | 2004-08-24 | Micron Technology, Inc. | Semiconductor die assembly having leadframe decoupling characters |
| US6184574B1 (en) | 1997-06-06 | 2001-02-06 | Micron Technology, Inc. | Multi-capacitance lead frame decoupling device |
| US6504236B2 (en) | 1997-06-06 | 2003-01-07 | Micron Technology, Inc. | Semiconductor die assembly having leadframe decoupling characters and method |
| US6054754A (en) * | 1997-06-06 | 2000-04-25 | Micron Technology, Inc. | Multi-capacitance lead frame decoupling device |
| US6310388B1 (en) | 1997-06-06 | 2001-10-30 | Micron Technology, Inc. | Semiconductor die assembly having leadframe decoupling characters |
| US5965936A (en) * | 1997-12-31 | 1999-10-12 | Micron Technology, Inc. | Multi-layer lead frame for a semiconductor device |
| US6515359B1 (en) | 1998-01-20 | 2003-02-04 | Micron Technology, Inc. | Lead frame decoupling capacitor semiconductor device packages including the same and methods |
| US6472737B1 (en) | 1998-01-20 | 2002-10-29 | Micron Technology, Inc. | Lead frame decoupling capacitor, semiconductor device packages including the same and methods |
| US6717257B2 (en) | 1998-01-20 | 2004-04-06 | Micron Technology, Inc. | Lead frame decoupling capacitor, semiconductor device packages including the same and methods |
| US7071542B2 (en) | 1998-01-20 | 2006-07-04 | Micron Technology, Inc. | Lead frame decoupling capacitor, semiconductor device packages including the same and methods |
| US6396134B2 (en) | 1998-04-01 | 2002-05-28 | Micron Technology, Inc. | Interdigitated capacitor design for integrated circuit lead frames |
| US6531765B2 (en) | 1998-04-01 | 2003-03-11 | Micron Technology, Inc. | Interdigitated capacitor design for integrated circuit lead frames and method |
| US6265764B1 (en) | 1998-04-01 | 2001-07-24 | Micron Technology, Inc. | Interdigitated capacitor design for integrated circuit lead frames |
| US6730994B2 (en) | 1998-04-01 | 2004-05-04 | Micron Technology, Inc. | Interdigitated capacitor design for integrated circuit lead frames and methods |
| US6114756A (en) * | 1998-04-01 | 2000-09-05 | Micron Technology, Inc. | Interdigitated capacitor design for integrated circuit leadframes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6271582B1 (en) | Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die | |
| US5200364A (en) | Packaged integrated circuit with encapsulated electronic devices | |
| KR100447869B1 (ko) | 다핀 적층 반도체 칩 패키지 및 이에 사용되는 리드 프레임 | |
| US20030205802A1 (en) | Method of bonding a semiconductor die without an ESD circuit and a separate ESD circuit to an external lead, and a semiconductor device made thereby | |
| US5115298A (en) | Packaged integrated circuit with encapsulated electronic devices | |
| US4934820A (en) | Semiconductor device | |
| JPS61117858A (ja) | 半導体装置 | |
| JP2878564B2 (ja) | 半導体パッケージ | |
| JPH1084074A (ja) | 半導体パッケージ | |
| US6052289A (en) | Interdigitated leads-over-chip lead frame for supporting an integrated circuit die | |
| JPS63132459A (ja) | 容量内蔵半導体パツケ−ジ | |
| JP2780355B2 (ja) | 半導体集積回路装置 | |
| TWI253156B (en) | Providing in package power supplies for integrated circuits | |
| JPH05121632A (ja) | 半導体装置 | |
| JP3846777B2 (ja) | ボールグリッドアレイパッケージ | |
| JP3064674B2 (ja) | 半導体装置 | |
| JPH06163700A (ja) | 集積回路装置 | |
| JPS62210661A (ja) | 半導体装置 | |
| KR0159965B1 (ko) | 히트싱크가 내장된 반도체 패키지 | |
| KR101014180B1 (ko) | 반도체 칩 | |
| JPH04267361A (ja) | リードレスチップキャリア | |
| JPH04180256A (ja) | 樹脂封止型半導体装置 | |
| KR950013050B1 (ko) | 엘오씨(Lead On Chip)용 리드 프레임 | |
| JP2524967Y2 (ja) | ワイヤボンデイング実装体 | |
| TW202318602A (zh) | 電子封裝結構及其晶片 |