JPH04267361A - リードレスチップキャリア - Google Patents
リードレスチップキャリアInfo
- Publication number
- JPH04267361A JPH04267361A JP3028481A JP2848191A JPH04267361A JP H04267361 A JPH04267361 A JP H04267361A JP 3028481 A JP3028481 A JP 3028481A JP 2848191 A JP2848191 A JP 2848191A JP H04267361 A JPH04267361 A JP H04267361A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- lcc
- chip
- element mounting
- mounting part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はリードレスチップキャリ
ア（以下ＬＣＣと記す）に関する。
ア（以下ＬＣＣと記す）に関する。
【０００２】
【従来の技術】従来のＬＣＣは、図３に示すように、中
央部に素子搭載用の凹部を設けた絶縁基板１４にＩＣチ
ップ１を搭載し、金属細線２により絶縁基板１４に設け
た内部端子５に接続し、絶縁基板１４の上に封止樹脂の
流れ防止の為に、樹脂枠１５を設けたＬＣＣ基板の素子
搭載部にＩＣチップ１を搭載し、封止樹脂６で封止する
。また、ＬＣＣ基板の側面には外部端子９を設けて内部
端子５と接続し、ＬＣＣを構成する。
央部に素子搭載用の凹部を設けた絶縁基板１４にＩＣチ
ップ１を搭載し、金属細線２により絶縁基板１４に設け
た内部端子５に接続し、絶縁基板１４の上に封止樹脂の
流れ防止の為に、樹脂枠１５を設けたＬＣＣ基板の素子
搭載部にＩＣチップ１を搭載し、封止樹脂６で封止する
。また、ＬＣＣ基板の側面には外部端子９を設けて内部
端子５と接続し、ＬＣＣを構成する。
【０００３】マザーボードへの実装は、外部端子９に設
けたＬＣＣ下面の半田付パッドをマザーボードの搭載ラ
ンドに半田付けして接続される。
けたＬＣＣ下面の半田付パッドをマザーボードの搭載ラ
ンドに半田付けして接続される。
【０００４】なお、ＬＣＣ上面にもパッドを形成するこ
とは可能であるが、封止樹脂面がパッドより高い位置に
あるため、ＬＣＣを重ねて接続することはできない。
とは可能であるが、封止樹脂面がパッドより高い位置に
あるため、ＬＣＣを重ねて接続することはできない。
【０００５】図４はメモリＩＣを複数個使用するメモリ
モジュールを一例を示すブロック図である。ＩＣ３１〜
３４は、チップセレクト端子（ＣＳ）３７〜４０を単独
に取り出した以外はアドレスバス３６，データバス３５
，電源端子を並列接続して回路が構成されている。
モジュールを一例を示すブロック図である。ＩＣ３１〜
３４は、チップセレクト端子（ＣＳ）３７〜４０を単独
に取り出した以外はアドレスバス３６，データバス３５
，電源端子を並列接続して回路が構成されている。
【０００６】
【発明が解決しようとする課題】従来のＬＣＣはマザー
ボードに平面的に実装していたため、実装面積が大きい
という問題点があった。
ボードに平面的に実装していたため、実装面積が大きい
という問題点があった。
【０００７】また、マザーボードの両面に搭載すること
も可能であるが、マザーボードの配線が複雑になるとい
う問題点があった。
も可能であるが、マザーボードの配線が複雑になるとい
う問題点があった。
【０００８】
【課題を解決するための手段】本発明のＬＣＣは、中央
部に素子搭載部を設け前記素子搭載部の周囲に内部端子
を配置して設けた第１の絶縁基板と、前記素子搭載部に
対応する開孔部を有し前記第１の絶縁基板上に設けて一
体化した第２の絶縁基板と、前記内部端子に接続して前
記第１及び第２の絶縁基板の側面に設けた外部端子と、
前記外部端子に接続して前記第１の絶縁基板の下面及び
第２の絶縁基板の上面に設けたパッドと、前記素子搭載
部に搭載して前記内部端子に電気的に接続したＩＣチッ
プと、前記ＩＣチップを含んで前記開口部内のみを封止
した封止樹脂とを有する。
部に素子搭載部を設け前記素子搭載部の周囲に内部端子
を配置して設けた第１の絶縁基板と、前記素子搭載部に
対応する開孔部を有し前記第１の絶縁基板上に設けて一
体化した第２の絶縁基板と、前記内部端子に接続して前
記第１及び第２の絶縁基板の側面に設けた外部端子と、
前記外部端子に接続して前記第１の絶縁基板の下面及び
第２の絶縁基板の上面に設けたパッドと、前記素子搭載
部に搭載して前記内部端子に電気的に接続したＩＣチッ
プと、前記ＩＣチップを含んで前記開口部内のみを封止
した封止樹脂とを有する。
【０００９】
【実施例】次に本発明について、図面を参照して説明す
る。
る。
【００１０】図１は本発明の一実施例を示す断面図であ
る。
る。
【００１１】図１に示すように、中央部に素子搭載部を
設け、素子搭載部の周囲に内部端子５を設けた絶縁基板
４の上に素子搭載部に対応する開孔部を有する絶縁基板
３を加圧接着して一体化し側面に内部端子と接続した外
部端子９及び外部端子９に接続して絶縁基板３，４の上
面及び下面にパット７，８を設けたＬＣＣ基板の素子搭
載部にＩＣチップ１を搭載して金属細線２によりＩＣチ
ップ１の電極と内部端子間をワイヤボンディングし、封
止樹脂６にて開孔部内のみを封止して、ＬＣＣを構成す
る。
設け、素子搭載部の周囲に内部端子５を設けた絶縁基板
４の上に素子搭載部に対応する開孔部を有する絶縁基板
３を加圧接着して一体化し側面に内部端子と接続した外
部端子９及び外部端子９に接続して絶縁基板３，４の上
面及び下面にパット７，８を設けたＬＣＣ基板の素子搭
載部にＩＣチップ１を搭載して金属細線２によりＩＣチ
ップ１の電極と内部端子間をワイヤボンディングし、封
止樹脂６にて開孔部内のみを封止して、ＬＣＣを構成す
る。
【００１２】ここで封止樹脂６が絶縁基板３の上面を越
えない為、外部端子９のパッド７，８をＬＣＣの上下両
面に形成して、接続用に用いることができる。
えない為、外部端子９のパッド７，８をＬＣＣの上下両
面に形成して、接続用に用いることができる。
【００１３】なお、絶縁基板３の厚さを０．８ｍｍ、絶
縁基板４の厚さを０．３ｍｍとすると、ＬＣＣの総厚は
、最大１．２〜１．３ｍｍに抑えることが可能である。 平面寸法としてはメモリＩＣチップが２５６Ｋビットの
スタティックＲＡＭでは１０ｍｍ×５ｍｍ程度である為
、ＬＣＣのサイズは、１５ｍｍ×９ｍｍ程度となる。Ｌ
ＣＣの端子数は、前記メモリＩＣチップのピン数２８に
対して、チップセレクト端子を個別に取出す為、例えば
、４個のメモリモジュールを構成する場合は、３ピン追
加しておくことで、４つのチップセレクト端子を個別に
取り出すことが可能となっている。従って、３１ピンの
ＬＣＣを４種類用意することにより、容易に超小型のメ
モリモジュールが構成できる。
縁基板４の厚さを０．３ｍｍとすると、ＬＣＣの総厚は
、最大１．２〜１．３ｍｍに抑えることが可能である。 平面寸法としてはメモリＩＣチップが２５６Ｋビットの
スタティックＲＡＭでは１０ｍｍ×５ｍｍ程度である為
、ＬＣＣのサイズは、１５ｍｍ×９ｍｍ程度となる。Ｌ
ＣＣの端子数は、前記メモリＩＣチップのピン数２８に
対して、チップセレクト端子を個別に取出す為、例えば
、４個のメモリモジュールを構成する場合は、３ピン追
加しておくことで、４つのチップセレクト端子を個別に
取り出すことが可能となっている。従って、３１ピンの
ＬＣＣを４種類用意することにより、容易に超小型のメ
モリモジュールが構成できる。
【００１４】図２は本発明のＬＣＣの実装状態を示す模
式的断面図である。
式的断面図である。
【００１５】図２に示すように、ＬＣＣを複数個積重ね
てパッド７，８間を高温半田１０又は導電性接着剤で接
続して設けたモジュールをマザーボード１１上に設けた
ＬＣＣ搭載用ランド１２上に搭載し半田１３で接合する
。
てパッド７，８間を高温半田１０又は導電性接着剤で接
続して設けたモジュールをマザーボード１１上に設けた
ＬＣＣ搭載用ランド１２上に搭載し半田１３で接合する
。
【００１６】
【発明の効果】以上説明したように本発明は、ＬＣＣの
外部端子を上下両面接続可能とすることにより、複数個
重ねて、非常に小型なメモリモジュールが構成できると
いう効果を有する。
外部端子を上下両面接続可能とすることにより、複数個
重ねて、非常に小型なメモリモジュールが構成できると
いう効果を有する。
【図１】本発明の一実施例の示す断面図である。
【図２】本発明のＬＣＣの実装状態を示す模式的断面図
である。
である。
【図３】従来のＬＣＣの一例を示す断面図である。
【図４】メモリＩＣを複数個使用するメモリモジュール
の一例を示すブロック図である。
の一例を示すブロック図である。
１ ＩＣチップ
２ 金属細線
３，４，１４ 絶縁基板
５ 内部端子
６ 封止樹脂
７，８ パッド
９ 外部端子
１０ 高温半田
１１ マザーボード
１２ ＬＣＣ搭載ランド
１３ 半田
１５ 樹脂枠
３１，３２，３３，３４ メモリＩＣ，３５
データバス ３６ アドレスバス
データバス ３６ アドレスバス
Claims (1)
- 【請求項１】 中央部に素子搭載部を設け前記素子搭
載部の周囲に内部端子を配置して設けた第１の絶縁基板
と、前記素子搭載部に対応する開孔部を有し前記第１の
絶縁基板上に設けて一体化した第２の絶縁基板と、前記
内部端子に接続して前記第１及び第２の絶縁基板の側面
に設けた外部端子と、前記外部端子に接続して前記第１
の絶縁基板の下面及び第２の絶縁基板の上面に設けたパ
ッドと、前記素子搭載部に搭載して前記内部端子に電気
的に接続したＩＣチップと、前記ＩＣチップを含んで前
記開口部内のみを封止した封止樹脂とを有することを特
徴とするリードレスチップキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3028481A JPH04267361A (ja) | 1991-02-22 | 1991-02-22 | リードレスチップキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3028481A JPH04267361A (ja) | 1991-02-22 | 1991-02-22 | リードレスチップキャリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04267361A true JPH04267361A (ja) | 1992-09-22 |
Family
ID=12249850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3028481A Pending JPH04267361A (ja) | 1991-02-22 | 1991-02-22 | リードレスチップキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04267361A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738009A (ja) * | 1993-06-25 | 1995-02-07 | Matsushita Electric Works Ltd | チップキャリア |
| US5723901A (en) * | 1994-12-13 | 1998-03-03 | Kabushiki Kaisha Toshiba | Stacked semiconductor device having peripheral through holes |
| KR100240748B1 (ko) * | 1996-12-30 | 2000-01-15 | 윤종용 | 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61247060A (ja) * | 1985-04-24 | 1986-11-04 | Nec Corp | リ−ドレスチツプキヤリア |
| US4956694A (en) * | 1988-11-04 | 1990-09-11 | Dense-Pac Microsystems, Inc. | Integrated circuit chip stacking |
-
1991
- 1991-02-22 JP JP3028481A patent/JPH04267361A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61247060A (ja) * | 1985-04-24 | 1986-11-04 | Nec Corp | リ−ドレスチツプキヤリア |
| US4956694A (en) * | 1988-11-04 | 1990-09-11 | Dense-Pac Microsystems, Inc. | Integrated circuit chip stacking |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738009A (ja) * | 1993-06-25 | 1995-02-07 | Matsushita Electric Works Ltd | チップキャリア |
| US5723901A (en) * | 1994-12-13 | 1998-03-03 | Kabushiki Kaisha Toshiba | Stacked semiconductor device having peripheral through holes |
| KR100240748B1 (ko) * | 1996-12-30 | 2000-01-15 | 윤종용 | 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지 |
| US6861737B1 (en) * | 1996-12-30 | 2005-03-01 | Samsung Electronics Co., Ltd. | Semiconductor device packages having semiconductor chips attached to circuit boards, and stack packages using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6831353B2 (en) | Interdigitated leads-over-chip lead frame and device for supporting an integrated circuit die | |
| JP3110922B2 (ja) | マルチチップ・モジュール | |
| JPH09283695A (ja) | 半導体実装構造 | |
| JP2001250911A (ja) | 樹脂封止形電力用半導体装置 | |
| JP2568748B2 (ja) | 半導体装置 | |
| US5349235A (en) | High density vertically mounted semiconductor package | |
| JPH03255657A (ja) | 混成集積回路装置 | |
| JPH0730059A (ja) | マルチチップモジュール | |
| EP0221496A2 (en) | Integrated circuit package | |
| US6469903B1 (en) | Flexible printed circuit and semiconductor device | |
| JPH04267361A (ja) | リードレスチップキャリア | |
| JP3942495B2 (ja) | 半導体装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP2000183275A (ja) | 半導体装置 | |
| JP4016587B2 (ja) | 電子部品及びその製造方法 | |
| KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JPS5996759A (ja) | 半導体装置 | |
| JPS60200559A (ja) | メモリモジュール | |
| JPH06224369A (ja) | 半導体装置 | |
| JPH06350025A (ja) | 半導体装置 | |
| JPH0969587A (ja) | Ｂｇａ型半導体装置及びｂｇａモジュール | |
| KR100206975B1 (ko) | 반도체 패키지 | |
| JPH1174302A (ja) | 樹脂封止型半導体装置 | |
| JPH05206375A (ja) | マルチチップモジュール | |
| JPH02288292A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970114 |