JPH04162736A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04162736A
JPH04162736A JP2289001A JP28900190A JPH04162736A JP H04162736 A JPH04162736 A JP H04162736A JP 2289001 A JP2289001 A JP 2289001A JP 28900190 A JP28900190 A JP 28900190A JP H04162736 A JPH04162736 A JP H04162736A
Authority
JP
Japan
Prior art keywords
package
chip
leads
wire
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2289001A
Other languages
English (en)
Inventor
Naoto Kimura
直人 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP2289001A priority Critical patent/JPH04162736A/ja
Publication of JPH04162736A publication Critical patent/JPH04162736A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に組立て構造に関する。
〔従来の技術〕
従来、この種の半導体装置は第２図の縦断面図に示す様
に、アイランド３上にチップ１が正立設置されリード８
はパッケージ４内に固定されていた。
〔発明が解決しようとする課題〕
上述した従来の半導体装置は、リード８がパッケージ４
内に設置されているなめに、パッケージサイズが大きく
なってしまう欠点がある。さらにチップ１が正立設置さ
れているために、半導体装置をプリント板へ半田付は方
法にて実装する場合、半田付の熱にてアイランド３とパ
ッケージ４の隙間に介在する水分が膨張してアイランド
３が剥離するという欠点があった。
本発明の目的は、パッケージサイズを極小化でき、しか
も実装の際のチップの剥離を防止できる半導体装置を提
供することにある。
〔課題を解決するための手段〕
本発明の半導体装置はチップのパッドに接続するワイヤ
が円弧状に形成されてパッケージ表面から露出するよう
パッケージングされ、前記パッケージ外面に取付けられ
た外部リードと前記ワイヤが接続していることを特徴と
する。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す一部縦断面斜視図であ
る。チップ１は接着材２にてアイランド３へ接着され、
倒立設置してパッケージ４に固定保護されている。ワイ
ヤ６はパッド５上にて円弧状に閉ループを描いて接合さ
れ、かつパッケージ４の表面から呂る様に形成されてい
る。リード８の接合部７にてワイヤ６はロウ付けもしく
は半田付は等により接合されている。リード６とパッケ
ージ４はコート材９により接着され固定されている。
〔発明の効果〕
以上説明したように本発明の半導体装置ではワイヤをパ
ッケージの外へ出し、リードと接合することによりパッ
ケージサイズを極小化できる。しかも、チップを倒立設
置することでプリント板への実装時の半田熱からアイラ
ンドを遠くへ離すことができチップとのハク離を回避で
きるという効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す縦断面斜視図、第２図
は従来例を示す半導体装置の断面図である。 １・・・ベレット、２・・・接着材、３・・・アイラン
ド、４・・・パッケージ、５・・パッド、６・・・ワイ
ヤ、７・・・接合部、８・・・リード、９・・・コート
材。

Claims (1)

    【特許請求の範囲】
  1. 　チップのパッドに接続するワイヤが円弧状に形成され
    てパッケージ表面から露出するようパッケージングされ
    、前記パッケージ外面に取付けられた外部リードと前記
    ワイヤが接続していることを特徴とする半導体装置。
JP2289001A 1990-10-26 1990-10-26 半導体装置 Pending JPH04162736A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2289001A JPH04162736A (ja) 1990-10-26 1990-10-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2289001A JPH04162736A (ja) 1990-10-26 1990-10-26 半導体装置

Publications (1)

Publication Number Publication Date
JPH04162736A true JPH04162736A (ja) 1992-06-08

Family

ID=17737559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2289001A Pending JPH04162736A (ja) 1990-10-26 1990-10-26 半導体装置

Country Status (1)

Country Link
JP (1) JPH04162736A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864174A (en) * 1995-10-24 1999-01-26 Oki Electric Industry Co., Ltd. Semiconductor device having a die pad structure for preventing cracks in a molding resin

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864174A (en) * 1995-10-24 1999-01-26 Oki Electric Industry Co., Ltd. Semiconductor device having a die pad structure for preventing cracks in a molding resin
US6177725B1 (en) 1995-10-24 2001-01-23 Oki Electric Industry Co., Ltd. Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
US6459145B1 (en) 1995-10-24 2002-10-01 Oki Electric Industry Co., Ltd. Semiconductor device having an improved structure for preventing cracks, and improved small-sized semiconductor
US6569755B2 (en) 1995-10-24 2003-05-27 Oki Electric Industry Co., Ltd. Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US5436500A (en) Surface mount semiconductor package
US6313520B1 (en) Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon
KR960705357A (ko) 반도체 장치
KR970063707A (ko) 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그 반도체 패키지
JPH04162736A (ja) 半導体装置
JPH04114455A (ja) 半導体装置及びその実装構造
JPH09186272A (ja) 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ
KR950025966A (ko) 볼 그리드 어레이 리드프레임
JP2788011B2 (ja) 半導体集積回路装置
JP2841790B2 (ja) フラットパッケージ
KR200169583Y1 (ko) 볼 그리드 어레이 패키지
JPS5559746A (en) Semiconductor device and its mounting circuit device
KR950006441Y1 (ko) 고 발열용 반도체 패키지
JP2501406B2 (ja) 半導体装置
JPS62226636A (ja) プラスチツクチツプキヤリア
JPH01282846A (ja) 混成集積回路
JPH0451056B2 (ja)
JP3115432B2 (ja) 半導体装置
JPH0637230A (ja) 半導体装置
KR100336578B1 (ko) 칩 스캐일 패키지의 제조 방법
JPH03276788A (ja) 集積回路搭載用セラミックス基板
JPH0828463B2 (ja) リードフレームおよびこれを用いた半導体装置
KR970072360A (ko) 반도체 패키지 및 그 제조방법
KR930007920Y1 (ko) 양면 박막회로판을 갖는 이중 패키지 구조
JPH03268439A (ja) 半導体装置の実装構造及び実装方法