JPH04114455A - 半導体装置及びその実装構造 - Google Patents
半導体装置及びその実装構造Info
- Publication number
- JPH04114455A JPH04114455A JP2233163A JP23316390A JPH04114455A JP H04114455 A JPH04114455 A JP H04114455A JP 2233163 A JP2233163 A JP 2233163A JP 23316390 A JP23316390 A JP 23316390A JP H04114455 A JPH04114455 A JP H04114455A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- circuit board
- printed circuit
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置及びその実装構造、更に詳しくはワ
イヤボンディング方式或いはＴＡＢ方式の半導体装置と
そのプリント基板への実装に関するものである。
イヤボンディング方式或いはＴＡＢ方式の半導体装置と
そのプリント基板への実装に関するものである。
［従来の技術］
第８図は従来のワイヤボンディング方式の半導体装置の
実装構造を示す断面図である。図において、半導体素子
１をリードフレーム２のダイパッド３に接着剤である銀
入すエポキシペーストで取り付けて搭載し、半導体素子
１の各ボンディングパッドとこれに対応したリードフレ
ーム２のインナリード４とを金線のワイヤ５で接続し、
ついで半導体素子１とその周辺のインナリード４とをエ
ポキシ樹脂の如きプラスチック或いはセラミックの封止
材によりパッケージ６して封止する。そして、パッケー
ジ６の外側において各インナリード４をリードフレーム
２から切り離し、パッケージ６から突出したインナリー
ド４を折曲げてアウタリードとなるリード端子７とし、
半導体装置１ｏが製造される。
実装構造を示す断面図である。図において、半導体素子
１をリードフレーム２のダイパッド３に接着剤である銀
入すエポキシペーストで取り付けて搭載し、半導体素子
１の各ボンディングパッドとこれに対応したリードフレ
ーム２のインナリード４とを金線のワイヤ５で接続し、
ついで半導体素子１とその周辺のインナリード４とをエ
ポキシ樹脂の如きプラスチック或いはセラミックの封止
材によりパッケージ６して封止する。そして、パッケー
ジ６の外側において各インナリード４をリードフレーム
２から切り離し、パッケージ６から突出したインナリー
ド４を折曲げてアウタリードとなるリード端子７とし、
半導体装置１ｏが製造される。
上記のようにして製造された半導体装置１ｏはプリント
基板１１に搭載され、そのリード端子７をプリント基板
１１の表面に形成したリード端子接続用導電パターン１
２にそれぞれ半田１３により半田付けして半導体装置１
０をプリント基板１１に実装している。
基板１１に搭載され、そのリード端子７をプリント基板
１１の表面に形成したリード端子接続用導電パターン１
２にそれぞれ半田１３により半田付けして半導体装置１
０をプリント基板１１に実装している。
Ｃ発明が解決しようとする課題］
プリント基板１１に実装されている半導体装置１゜は半
導体素子１及びダイパッド３がパッケージ６で封止され
ており、半導体装置１ｏの半導体素子１で発熱した熱の
外部への放熱はワイヤ５及びリード端子７を通して外部
のプリント基板１１に放熱する経路については熱抵抗が
小さいが、パッケージ６を通して外部に放熱する経路は
発熱する半導体素子１がパッケージ６で封止され、その
パッケージ６の周囲が熱伝導の悪い大気に囲まれている
ために熱抵抗が大きく、半導体素子１で発熱した熱の放
熱効果が全体として良好でないという課題があった。
導体素子１及びダイパッド３がパッケージ６で封止され
ており、半導体装置１ｏの半導体素子１で発熱した熱の
外部への放熱はワイヤ５及びリード端子７を通して外部
のプリント基板１１に放熱する経路については熱抵抗が
小さいが、パッケージ６を通して外部に放熱する経路は
発熱する半導体素子１がパッケージ６で封止され、その
パッケージ６の周囲が熱伝導の悪い大気に囲まれている
ために熱抵抗が大きく、半導体素子１で発熱した熱の放
熱効果が全体として良好でないという課題があった。
本発明は上記の課題を解決するべくなされたもので、プ
リント基板に半導体装置を実装しても半導体装置の外部
への放熱効果が良好な半導体装置及びその実装構造を得
ることを目的としたものである。
リント基板に半導体装置を実装しても半導体装置の外部
への放熱効果が良好な半導体装置及びその実装構造を得
ることを目的としたものである。
［課題を解決するための手段］
本発明に係る半導体装置及びその実装構造は、半導体素
子をリードフレームのダイパッド上に搭載し、半導体素
子のボンディングパッドとリードフレームのインナリー
ドとをワイヤで接続し、リードフレームのダイパッド裏
面が外部に露出するように半導体素子とリードフレーム
を封止材で封止してなる半導体装置を形成するようにし
、その半導体装置と、リード端子接続用導電パターンが
形成されたプリント基板とを有し、半導体装置のリード
端子をプリント基板のリード端子接続用導電パターンに
半田付けで接続し、半導体装置のダイパッド裏面をプリ
ント基板に機械的接合手段で接合するようにしたもので
ある。
子をリードフレームのダイパッド上に搭載し、半導体素
子のボンディングパッドとリードフレームのインナリー
ドとをワイヤで接続し、リードフレームのダイパッド裏
面が外部に露出するように半導体素子とリードフレーム
を封止材で封止してなる半導体装置を形成するようにし
、その半導体装置と、リード端子接続用導電パターンが
形成されたプリント基板とを有し、半導体装置のリード
端子をプリント基板のリード端子接続用導電パターンに
半田付けで接続し、半導体装置のダイパッド裏面をプリ
ント基板に機械的接合手段で接合するようにしたもので
ある。
また、プリント基板はその表面に形成されたす−ド端子
用導電パターンと、その基板本体を貫通して設けられた
ダイパッド接合用金属プレートとを有するように構成し
てもよい。
用導電パターンと、その基板本体を貫通して設けられた
ダイパッド接合用金属プレートとを有するように構成し
てもよい。
更に、もう一つの半導体装置の実装構造は、フィルムキ
ャリアのデバイスホール内に半導体素子を配設し、半導
体素子のボンディングパッドにフィルムキャリアのフィ
ンガーに設けたバンプを接続し、前記フィンガーを切断
した後に半導体素子の裏面が外部に露出するように半導
体素子及びフィンガーの一部を封止材で封止し、又は半
導体素子裏面が外部に露出するように半導体素子及びフ
ィンガーの一部を封止材で封止した後に前記フィンガー
を切断してなる半導体装置を形成するようにし、その半
導体装置と、フィンガー端子接続用導電パターンが形成
されたプリント基板とを有し、半導体装置のフィンガー
端子をプリント基板のフィンガー端子接続用導電パター
ンに半田付けで接続し、半導体装置の半導体素子裏面を
プリント基板に機械的接合手段で接合するようにしたも
のである。
ャリアのデバイスホール内に半導体素子を配設し、半導
体素子のボンディングパッドにフィルムキャリアのフィ
ンガーに設けたバンプを接続し、前記フィンガーを切断
した後に半導体素子の裏面が外部に露出するように半導
体素子及びフィンガーの一部を封止材で封止し、又は半
導体素子裏面が外部に露出するように半導体素子及びフ
ィンガーの一部を封止材で封止した後に前記フィンガー
を切断してなる半導体装置を形成するようにし、その半
導体装置と、フィンガー端子接続用導電パターンが形成
されたプリント基板とを有し、半導体装置のフィンガー
端子をプリント基板のフィンガー端子接続用導電パター
ンに半田付けで接続し、半導体装置の半導体素子裏面を
プリント基板に機械的接合手段で接合するようにしたも
のである。
また、プリント基板はその表面に形成されたフィンガー
端子接続用導電パターンと、その基板本体を貫通して設
けられた半導体素子接合用金属プレートとを有するよう
に構成してもよい。
端子接続用導電パターンと、その基板本体を貫通して設
けられた半導体素子接合用金属プレートとを有するよう
に構成してもよい。
［作 用］
本発明においては、リードフレームのダイパッド上に搭
載した半導体素子のボンディングバットとリードフレー
ムのインナリードとをワイヤで接続し、リードフレーム
のダイパッド裏面か外部に露出するように半導体素子と
リードフレームを封止材で封止してなる半導体装置を形
成したから、その半導体装置のリード端子をプリント基
板のリード端子接続用導電パターンに半田付けて接続し
て半導体装置をプリント基板に実装した場合に、半導体
装置の半導体素子で発熱した熱は、ワイヤ及びリード端
子を通してプリント基板に放熱する経路をとると共に、
裏面が外部に露出しているダイパッドから直接外部に放
熱する経路をとるため、従来のダイパッドも封止されて
いるものと比べ放熱効果が向上した。また、その半導体
装置のり一ド端子をプリント基板のリード端子接続用導
電パターンに半田付けで接続し、半導体装置のダイパッ
ド裏面をプリント基板の表面に機械的接合手段で接合し
て半導体装置をプリント基板に実装するようにしたから
、半導体装置の半導体素子で発熱した熱は、ワイヤ及び
リード端子を通してプリント基板に放熱する経路をとる
と共にダイパッドから機械的接合手段を介してプリント
基板に放熱する経路をとり、いずれの経路も半導体素子
の熱が熱抵抗の大きい大気を介さず、直接伝導で外部の
プリント基板に伝わるため、熱抵抗が著しく低下する。
載した半導体素子のボンディングバットとリードフレー
ムのインナリードとをワイヤで接続し、リードフレーム
のダイパッド裏面か外部に露出するように半導体素子と
リードフレームを封止材で封止してなる半導体装置を形
成したから、その半導体装置のリード端子をプリント基
板のリード端子接続用導電パターンに半田付けて接続し
て半導体装置をプリント基板に実装した場合に、半導体
装置の半導体素子で発熱した熱は、ワイヤ及びリード端
子を通してプリント基板に放熱する経路をとると共に、
裏面が外部に露出しているダイパッドから直接外部に放
熱する経路をとるため、従来のダイパッドも封止されて
いるものと比べ放熱効果が向上した。また、その半導体
装置のり一ド端子をプリント基板のリード端子接続用導
電パターンに半田付けで接続し、半導体装置のダイパッ
ド裏面をプリント基板の表面に機械的接合手段で接合し
て半導体装置をプリント基板に実装するようにしたから
、半導体装置の半導体素子で発熱した熱は、ワイヤ及び
リード端子を通してプリント基板に放熱する経路をとる
と共にダイパッドから機械的接合手段を介してプリント
基板に放熱する経路をとり、いずれの経路も半導体素子
の熱が熱抵抗の大きい大気を介さず、直接伝導で外部の
プリント基板に伝わるため、熱抵抗が著しく低下する。
また、ダイパッド裏面をプリント基板の基板本体を貫通
して設けられたダイパッド接合用金属プレートに機械的
接合手段で接合することにより、ダイパッド接合用金属
プレートが大きな放熱効果を有するため、ダイパッドか
ら機械的接合手段を介してプリント基板に放熱する経路
の放熱効果がより一層向上する。
して設けられたダイパッド接合用金属プレートに機械的
接合手段で接合することにより、ダイパッド接合用金属
プレートが大きな放熱効果を有するため、ダイパッドか
ら機械的接合手段を介してプリント基板に放熱する経路
の放熱効果がより一層向上する。
更に、半導体素子のボンディングパッドとフィルムキャ
リアのフィンガーに設けたバンプとを接続し、半導体素
子裏面が外部に露出するように半導体素子とフィルムキ
ャリアのフィンガーを封止材で封止してなる半導体装置
を形成したから、その半導体装置のリード端子をプリン
ト基板のリード接続用導電パターンに半田付けで接続し
て半導体装置をプリント基板に接続した場合に、半導体
装置の半導体素子で発熱した熱はフィンガー及びフィン
ガー端子を通してプリント基板に放熱する経路をとると
共に裏面が外部に露出している半導体素子から直接外部
に放熱する経路をとるため、従来の半導体素子が封止材
で封止されているものと比べ放熱効果が向上した。また
、その半導体装置のフィンガー端子をプリント基板のフ
ィンガー端子接続用導電パターンに半田付けで接続し、
半導体装置の半導体素子裏面をプリント基板の表面に機
械的接合手段で接合して半導体装置をプリント基板に実
装するようにしたから、半導体装置の半導体素子で発熱
した熱はフィンガー及びフィンガー端子を通してプリン
ト基板に放熱する経路をとると共に機械的接合手段を介
してプリント基板に放熱する経路をとり、いずれの経路
も半導体素子の熱が熱抵抗の大きい大気を介させず、直
接伝導で外部のプリント基板に伝わるため、熱抵抗が著
しく低下する。また、半導体素子裏面をプリント基板の
基板本体を貫通して設けられたフィンガー端子接合用金
属プレートに機械的接合手段で接合することにより、フ
ィンガー端子接合用金属プレートが大きな放熱効果を有
するため、機械的接合手段を介してプリント基板に放熱
する経路の放熱効果がより一層向上する。
リアのフィンガーに設けたバンプとを接続し、半導体素
子裏面が外部に露出するように半導体素子とフィルムキ
ャリアのフィンガーを封止材で封止してなる半導体装置
を形成したから、その半導体装置のリード端子をプリン
ト基板のリード接続用導電パターンに半田付けで接続し
て半導体装置をプリント基板に接続した場合に、半導体
装置の半導体素子で発熱した熱はフィンガー及びフィン
ガー端子を通してプリント基板に放熱する経路をとると
共に裏面が外部に露出している半導体素子から直接外部
に放熱する経路をとるため、従来の半導体素子が封止材
で封止されているものと比べ放熱効果が向上した。また
、その半導体装置のフィンガー端子をプリント基板のフ
ィンガー端子接続用導電パターンに半田付けで接続し、
半導体装置の半導体素子裏面をプリント基板の表面に機
械的接合手段で接合して半導体装置をプリント基板に実
装するようにしたから、半導体装置の半導体素子で発熱
した熱はフィンガー及びフィンガー端子を通してプリン
ト基板に放熱する経路をとると共に機械的接合手段を介
してプリント基板に放熱する経路をとり、いずれの経路
も半導体素子の熱が熱抵抗の大きい大気を介させず、直
接伝導で外部のプリント基板に伝わるため、熱抵抗が著
しく低下する。また、半導体素子裏面をプリント基板の
基板本体を貫通して設けられたフィンガー端子接合用金
属プレートに機械的接合手段で接合することにより、フ
ィンガー端子接合用金属プレートが大きな放熱効果を有
するため、機械的接合手段を介してプリント基板に放熱
する経路の放熱効果がより一層向上する。
［実施例コ
第１図は本発明の一実施例を示す断面図である。
図において、従来例と同一の構成は同一符号を付して重
複した構成の説明を省略する。本実施例では、リードフ
レーム２のダイパッド３に搭載された半導体素子１の各
ボンディングパッドとこれに対応したリードフレーム２
のインナリード４とを金線のワイヤ５で接続し、半導体
素子１とその周辺のインナリード４とをエポキシ樹脂の
如きプラスチックの封止材により、ダイパッド３の裏面
が外部に露出するようにパッケージ１６シて封止する。
複した構成の説明を省略する。本実施例では、リードフ
レーム２のダイパッド３に搭載された半導体素子１の各
ボンディングパッドとこれに対応したリードフレーム２
のインナリード４とを金線のワイヤ５で接続し、半導体
素子１とその周辺のインナリード４とをエポキシ樹脂の
如きプラスチックの封止材により、ダイパッド３の裏面
が外部に露出するようにパッケージ１６シて封止する。
そして、パッケージ１６の外側において各インナリード
４をリードフレーム２から切り離し、）く・ソケージ１
６から突出したインナリード４を折曲げてアウタリード
となるリード端子７とし、ワイヤボンディング方式の半
導体装置２０が製造される。
４をリードフレーム２から切り離し、）く・ソケージ１
６から突出したインナリード４を折曲げてアウタリード
となるリード端子７とし、ワイヤボンディング方式の半
導体装置２０が製造される。
この半導体装置２０をプリント基板１１に搭載し、半導
体装置２０のリード端子７をプリント基板１１の表面に
形成されているリード端子接続用導電ノ＜ターン１２に
それぞれ半田１３により半田付けして半導体装置２０を
プリント基板１１に実装している。
体装置２０のリード端子７をプリント基板１１の表面に
形成されているリード端子接続用導電ノ＜ターン１２に
それぞれ半田１３により半田付けして半導体装置２０を
プリント基板１１に実装している。
上記のように構成された半導体装置をプリント基板１１
に実装した場合、半導体装置２０の半導体素子１で発熱
した熱はワイヤ５及びリード端子７を通してプリント基
板１１に放熱する経路をとると共に、裏面が外部に露出
しているダイバ・ソド３から直接外部に放熱する経路を
とるため、従来のダイパッド３がパッケージ１６により
封止されているものに比べ放熱効果が向上した。
に実装した場合、半導体装置２０の半導体素子１で発熱
した熱はワイヤ５及びリード端子７を通してプリント基
板１１に放熱する経路をとると共に、裏面が外部に露出
しているダイバ・ソド３から直接外部に放熱する経路を
とるため、従来のダイパッド３がパッケージ１６により
封止されているものに比べ放熱効果が向上した。
第２図は本発明のもう一つの実施例を示す平面図である
。この実施例は、第１図に示す実施例の半導体装置２０
の裏面を機械的接合手段であるエポキシ樹脂等の接着剤
１４でプリント基板１１の表面に直接接合させるように
したものである。
。この実施例は、第１図に示す実施例の半導体装置２０
の裏面を機械的接合手段であるエポキシ樹脂等の接着剤
１４でプリント基板１１の表面に直接接合させるように
したものである。
この実施例では、半導体装置２０の半導体素子１で発熱
した熱はワイヤ５及びリード端子７を通してプリント基
板１１に放熱する経路をとると共に、ダイパッド３及び
接着剤１４を介してプリント基板に放熱する経路をとり
、いずれの経路も半導体素子１の熱が熱抵抗の大きい大
気を介さず、直接伝導でプリント基板１１に伝わるため
、熱抵抗が著しく低下して半導体素子１の放熱効果が向
上した。
した熱はワイヤ５及びリード端子７を通してプリント基
板１１に放熱する経路をとると共に、ダイパッド３及び
接着剤１４を介してプリント基板に放熱する経路をとり
、いずれの経路も半導体素子１の熱が熱抵抗の大きい大
気を介さず、直接伝導でプリント基板１１に伝わるため
、熱抵抗が著しく低下して半導体素子１の放熱効果が向
上した。
第３図は本発明の更にもう一つの実施例を示す平面図、
第４図は第３図のＡ−Ａ線断面図、第５図は第３図のＢ
−Ｂ線断面図である。
第４図は第３図のＡ−Ａ線断面図、第５図は第３図のＢ
−Ｂ線断面図である。
この実施例はプリント基板１１の表面にリード接続用導
電パターンの他にダイパッド接続用導電パターン１５を
形成しておき、半導体装置２０のリード端子７をプリン
ト基板１１のリード端子接続用導電パターン１２にそれ
ぞれ半田１３により半田付けすると共に半導体装置２０
の外部に露出し、予め／％ンダメッキが施されている裏
面をプリント基板１１のダイパッド接続用導電パターン
１５に機械的接続手段である半田１７により半田付けし
て半導体装置２０をプリント基板１１に実装している。
電パターンの他にダイパッド接続用導電パターン１５を
形成しておき、半導体装置２０のリード端子７をプリン
ト基板１１のリード端子接続用導電パターン１２にそれ
ぞれ半田１３により半田付けすると共に半導体装置２０
の外部に露出し、予め／％ンダメッキが施されている裏
面をプリント基板１１のダイパッド接続用導電パターン
１５に機械的接続手段である半田１７により半田付けし
て半導体装置２０をプリント基板１１に実装している。
この実施例では半導体装置２０のリード端子７がプリン
ト基板１１のリード端子接続用導電パターン１２と半田
１３を介して接続固定されるだけでなく、半導体装置２
０の半導体素子１が取り付けられているダイパッド３の
外部に露出している裏面がプリント基板１１のダイパッ
ド接続用導電パターン１４と半田１５を介して接続固定
されて、半導体装置２０がプリント基板１１に実装され
ているから、半導体装置２０の半導体素子１で発熱した
熱はワイヤ５及びリード端子７を通してプリント基板１
１に放熱する経路をとると共に、ダイパッド３及び半田
１３を介してプリント基板１１に放熱する経路をとり、
いずれの経路も半導体素子１の熱が熱抵抗の大きい大気
を介さず、直接伝導でプリント基板１１に伝わるため、
熱抵抗が著しく低下して半導体素子１の放熱効果が向上
した。
ト基板１１のリード端子接続用導電パターン１２と半田
１３を介して接続固定されるだけでなく、半導体装置２
０の半導体素子１が取り付けられているダイパッド３の
外部に露出している裏面がプリント基板１１のダイパッ
ド接続用導電パターン１４と半田１５を介して接続固定
されて、半導体装置２０がプリント基板１１に実装され
ているから、半導体装置２０の半導体素子１で発熱した
熱はワイヤ５及びリード端子７を通してプリント基板１
１に放熱する経路をとると共に、ダイパッド３及び半田
１３を介してプリント基板１１に放熱する経路をとり、
いずれの経路も半導体素子１の熱が熱抵抗の大きい大気
を介さず、直接伝導でプリント基板１１に伝わるため、
熱抵抗が著しく低下して半導体素子１の放熱効果が向上
した。
第６図は第３図乃至第５図の実施例の変形例を示す断面
図で、この変形例ではプリント基板１１における半導体
装置２０のダイパッド３が接合される位置に銅のダイパ
ッド接合用金属プレート１７を基板本体を貫通させて設
けている。そして、ダイパッド３の裏面をダイパッド接
合用金属プレート１８に半田１７により半田付けして接
続固定しており、ダイパッド接合用金属プレート１８自
体が大きな放熱効果を有するため、ダイパッド３の裏面
をプリント基板１１のダイパッド接続用導電パターン１
５に接続した場合に比べて半導体素子１の放熱効果がよ
り一層向上したものとなっている。
図で、この変形例ではプリント基板１１における半導体
装置２０のダイパッド３が接合される位置に銅のダイパ
ッド接合用金属プレート１７を基板本体を貫通させて設
けている。そして、ダイパッド３の裏面をダイパッド接
合用金属プレート１８に半田１７により半田付けして接
続固定しており、ダイパッド接合用金属プレート１８自
体が大きな放熱効果を有するため、ダイパッド３の裏面
をプリント基板１１のダイパッド接続用導電パターン１
５に接続した場合に比べて半導体素子１の放熱効果がよ
り一層向上したものとなっている。
第７図は本発明の更にまたもう一つの実施例を示す断面
図である。
図である。
この実施例はフィルムキャリア３０のデバイスホール内
に半導体素子１を配設し、半導体素子１のボンディング
パッドにフィルムキャリア３０のフィンガー３１に設け
たバンプ３２を接続し、フィンガー８１を切断し、半導
体素子１及びフィンガー３１の一部をエポキシ樹脂の如
くプラスチックにより、半導体素子１の裏面が外部に露
出するようにパッケージ３６シて封止する。そして、パ
ッケージ３６がら突出したフィンガー３１を折曲げてフ
ィンガー端子３７とし、ＴＡＢ方式の半導体装置４ｏが
製造される。
に半導体素子１を配設し、半導体素子１のボンディング
パッドにフィルムキャリア３０のフィンガー３１に設け
たバンプ３２を接続し、フィンガー８１を切断し、半導
体素子１及びフィンガー３１の一部をエポキシ樹脂の如
くプラスチックにより、半導体素子１の裏面が外部に露
出するようにパッケージ３６シて封止する。そして、パ
ッケージ３６がら突出したフィンガー３１を折曲げてフ
ィンガー端子３７とし、ＴＡＢ方式の半導体装置４ｏが
製造される。
この半導体装置４０をプリント基板４１に搭載し、半導
体装置４０のフィンガー端子３７をプリント基板４１の
表面に形成されているフィンガー端子接続用導電パター
ン４２にそれぞれ半田４３により半田付けすると共に半
導体装置４ｏの半導体素子１の外部に露出し、予め金が
蒸着されている裏面をプリント基板４１の表面に形成さ
れている半導体素子接続用導電パターン４４に機械的接
合手段である半田４５により半田付けして半導体装置４
ｏをプリント基板４１に実装している。
体装置４０のフィンガー端子３７をプリント基板４１の
表面に形成されているフィンガー端子接続用導電パター
ン４２にそれぞれ半田４３により半田付けすると共に半
導体装置４ｏの半導体素子１の外部に露出し、予め金が
蒸着されている裏面をプリント基板４１の表面に形成さ
れている半導体素子接続用導電パターン４４に機械的接
合手段である半田４５により半田付けして半導体装置４
ｏをプリント基板４１に実装している。
この実施例では、半導体装置４ｏの半導体素子１の外部
に露出している裏面がプリント基板４１の半導体素子接
続用導電パターン４４と半田４５を介して接続固定され
て半導体装置４ｏがプリント基板４１に実装されている
から、半導体装置４ｏの半導体素子１で発熱した熱はフ
ィンガー３１及びフィンガー端子３７を通してプリント
基板４１に放熱する経路をとると共に半田４５を介して
プリント基板４１に放熱する経路をとり、いずれの経路
も半導体素子１の熱が熱抵抗の大きい大気を介さず、直
接伝導でプリント基板４１に伝わるため、熱抵抗が著し
く低下して半導体素子１の放熱効果が向上したものとし
ている。なお、半導体装置を４０のフィンガー端子３７
をプリント基板４１のフィンガー端子接続用導電パター
ン４２に半田付けして半導体装置４ｏをプリント基板４
１に実装した場合にも第１図の実施例と同様に放熱効果
が向上することはいうまでもない。
に露出している裏面がプリント基板４１の半導体素子接
続用導電パターン４４と半田４５を介して接続固定され
て半導体装置４ｏがプリント基板４１に実装されている
から、半導体装置４ｏの半導体素子１で発熱した熱はフ
ィンガー３１及びフィンガー端子３７を通してプリント
基板４１に放熱する経路をとると共に半田４５を介して
プリント基板４１に放熱する経路をとり、いずれの経路
も半導体素子１の熱が熱抵抗の大きい大気を介さず、直
接伝導でプリント基板４１に伝わるため、熱抵抗が著し
く低下して半導体素子１の放熱効果が向上したものとし
ている。なお、半導体装置を４０のフィンガー端子３７
をプリント基板４１のフィンガー端子接続用導電パター
ン４２に半田付けして半導体装置４ｏをプリント基板４
１に実装した場合にも第１図の実施例と同様に放熱効果
が向上することはいうまでもない。
上記実施例では、フィンガー３１を切断したあとで、パ
ッケージ３６で封止をする場合について説明したが、半
導体素子１及びフィンガー３１の一部をパッケージ３６
で封止した後にフィンガー３１を切断して半導体装置４
０を製造する場合にも適用することはいうまでもない。
ッケージ３６で封止をする場合について説明したが、半
導体素子１及びフィンガー３１の一部をパッケージ３６
で封止した後にフィンガー３１を切断して半導体装置４
０を製造する場合にも適用することはいうまでもない。
なお、この実施例では半導体素子１の外部に露出してい
る裏面が半田４５を介してプリント基板４１の半導体素
子接続用導電パターン４４と接続固定され、機械的に接
合されているが、半導体素子１の裏面をエポキシ樹脂等
の接着剤でプリント基板４１の表面に直接接合させるよ
うにしてもよく、半田４５による接合と略同様の半導体
素子１の放熱効果を有する。
る裏面が半田４５を介してプリント基板４１の半導体素
子接続用導電パターン４４と接続固定され、機械的に接
合されているが、半導体素子１の裏面をエポキシ樹脂等
の接着剤でプリント基板４１の表面に直接接合させるよ
うにしてもよく、半田４５による接合と略同様の半導体
素子１の放熱効果を有する。
また、プリント基板４１における半導体装置４ｏの半導
体素子１が接合される位置に第４図に示すダイパッド接
合用金属プレート１７と同様な半導体素子接合用金属プ
レートを基板本体を貫通させて設け、半導体素子１の裏
面をその半導体素子接合用金属プレートに半田により半
田付けして接続固定するようにすれば、半導体素子１の
放熱効果がより一層向上することはいうまでもない。
体素子１が接合される位置に第４図に示すダイパッド接
合用金属プレート１７と同様な半導体素子接合用金属プ
レートを基板本体を貫通させて設け、半導体素子１の裏
面をその半導体素子接合用金属プレートに半田により半
田付けして接続固定するようにすれば、半導体素子１の
放熱効果がより一層向上することはいうまでもない。
［発明の効果］
本発明は以上説明したとおり、ワイヤボンディング方式
でダイパッド裏面が外部に露出するように半導体素子と
リードフレームを封止材で封止してなる半導体装置を形
成したので、その半導体装置のリード端子をプリント基
板のリード端子接続用導電パターンに半田付けで接続し
て半導体装置を実装した場合に半導体装置の半導体素子
で発熱した熱はワイヤ及びリード端子を通してプリント
基板に放熱する経路をとると共に裏面が外部に露出して
いるダイパッドから直接外部に放熱する経路を取るため
、従来のダイパッドも封止材で封止しているものに比べ
、放熱効果が向上するという効果を有する。
でダイパッド裏面が外部に露出するように半導体素子と
リードフレームを封止材で封止してなる半導体装置を形
成したので、その半導体装置のリード端子をプリント基
板のリード端子接続用導電パターンに半田付けで接続し
て半導体装置を実装した場合に半導体装置の半導体素子
で発熱した熱はワイヤ及びリード端子を通してプリント
基板に放熱する経路をとると共に裏面が外部に露出して
いるダイパッドから直接外部に放熱する経路を取るため
、従来のダイパッドも封止材で封止しているものに比べ
、放熱効果が向上するという効果を有する。
また、半導体装置のリード端子をプリント基板のリード
端子接続用導電パターンに半田付けで接続し、半導体装
置のダイパッド裏面をプリント基板の表面に機械的接合
手段で接合して半導体装置をプリント基板に実装するよ
うにしたので、半導体装置の半導体素子で発熱した熱は
ワイヤ及びリード端子を通してプリント基板に放熱する
経路をとると共にダイパッドから機械的結合手段を介し
てプリント基板に放熱する経路をとり、いずれの経路も
半導体素子の熱が熱抵抗の大きい大気を介さず直接伝導
で外部のプリント基板に伝わるため、熱抵抗が著しく低
下して半導体素子の放熱効果が向上するという効果を有
する。
端子接続用導電パターンに半田付けで接続し、半導体装
置のダイパッド裏面をプリント基板の表面に機械的接合
手段で接合して半導体装置をプリント基板に実装するよ
うにしたので、半導体装置の半導体素子で発熱した熱は
ワイヤ及びリード端子を通してプリント基板に放熱する
経路をとると共にダイパッドから機械的結合手段を介し
てプリント基板に放熱する経路をとり、いずれの経路も
半導体素子の熱が熱抵抗の大きい大気を介さず直接伝導
で外部のプリント基板に伝わるため、熱抵抗が著しく低
下して半導体素子の放熱効果が向上するという効果を有
する。
また、半導体装置のダイパッド裏面をプリント基板の基
板本体を貫通して設けられたダイパッド接合用金属プレ
ートに機械的接合手段で接合することにより、ダイパッ
ド接合用金属プレートかそれ自体大きな放熱効果を有す
るため、半導体素子の放熱効果がより一層向上するとい
う効果を有する。
板本体を貫通して設けられたダイパッド接合用金属プレ
ートに機械的接合手段で接合することにより、ダイパッ
ド接合用金属プレートかそれ自体大きな放熱効果を有す
るため、半導体素子の放熱効果がより一層向上するとい
う効果を有する。
更に、ＴＡＢ方式で半導体素子の裏面か外部に露出する
ように半導体素子とフィルムキャリアのフィンガーを封
止材で封止してなる半導体装置のフィンガー端子を、プ
リント基板のフィンガー端子接続用導電パターンに半田
付けで接続して半導体装置をプリント基板に実装するか
、更に半導体装置の半導体素子の裏面をもプリント基板
の表面に機械的結合手段で接合して半導体装置をプリン
ト基板に実装するようにしたので、半導体素子で発熱し
た熱はフィンガー及びフィンガー端子を通してプリント
基板に放熱する経路をとると共に半導体素子から直接外
部に或いは、機械的接合手段を介してプリント基板に放
熱する経路をとるため、従来に比べて半導体素子の放熱
効果が向上するという効果を有する。
ように半導体素子とフィルムキャリアのフィンガーを封
止材で封止してなる半導体装置のフィンガー端子を、プ
リント基板のフィンガー端子接続用導電パターンに半田
付けで接続して半導体装置をプリント基板に実装するか
、更に半導体装置の半導体素子の裏面をもプリント基板
の表面に機械的結合手段で接合して半導体装置をプリン
ト基板に実装するようにしたので、半導体素子で発熱し
た熱はフィンガー及びフィンガー端子を通してプリント
基板に放熱する経路をとると共に半導体素子から直接外
部に或いは、機械的接合手段を介してプリント基板に放
熱する経路をとるため、従来に比べて半導体素子の放熱
効果が向上するという効果を有する。
また、半導体装置の半導体素子の裏面をプリント基板の
基板本体を貫通して設けられた半導体素子接合用金属プ
レートに機械的接合手段で接合することにより、半導体
素子接合用金属プレートがそれ自体大きな放熱効果を有
するため、半導体素子の放熱効果がより一層向上すると
いう効果を有する。
基板本体を貫通して設けられた半導体素子接合用金属プ
レートに機械的接合手段で接合することにより、半導体
素子接合用金属プレートがそれ自体大きな放熱効果を有
するため、半導体素子の放熱効果がより一層向上すると
いう効果を有する。
第１図は本発明の一実施例を示す断面図、第２図は本発
明のもう一つの実施例を示す断面図、第３図は本発明の
更にもう一つの実施例を示す平面図、第４図は第３図の
Ａ−Ａ線断面図、第５図は第３図のＢ−Ｂ線断面図、第
６図は第３図乃至第５図の実施例の変形例を示す断面図
、第７図は本発明の更にまたもう一つの実施例を示す断
面図、第８図は従来の半導体装置の実装構造を示す断面
図である。 １・・・半導体素子、２・・・リードフレーム、３・・
・ダイパッド、４・・・インナーリード、５・・・ワイ
ヤ、７・・・リード端子、１１・・・プリント基板、１
２・・・リード接続用導電パターン、１３・・・半田、
１５・・・半田（機械的接合手段）、１６・・・パッケ
ージ、２０・・・半導体装置。 代理人 弁理士 佐々木 宗 治 半導体素子 ５ ワイヤ ７ リード端子 １１ プリント蔓坂 １３ 半田 １４１１ｍ４１（機械的接合手段） 第５図 第６図 第３図 第８図
明のもう一つの実施例を示す断面図、第３図は本発明の
更にもう一つの実施例を示す平面図、第４図は第３図の
Ａ−Ａ線断面図、第５図は第３図のＢ−Ｂ線断面図、第
６図は第３図乃至第５図の実施例の変形例を示す断面図
、第７図は本発明の更にまたもう一つの実施例を示す断
面図、第８図は従来の半導体装置の実装構造を示す断面
図である。 １・・・半導体素子、２・・・リードフレーム、３・・
・ダイパッド、４・・・インナーリード、５・・・ワイ
ヤ、７・・・リード端子、１１・・・プリント基板、１
２・・・リード接続用導電パターン、１３・・・半田、
１５・・・半田（機械的接合手段）、１６・・・パッケ
ージ、２０・・・半導体装置。 代理人 弁理士 佐々木 宗 治 半導体素子 ５ ワイヤ ７ リード端子 １１ プリント蔓坂 １３ 半田 １４１１ｍ４１（機械的接合手段） 第５図 第６図 第３図 第８図
Claims (6)
- （１）半導体素子をリードフレームのダイパッド上に搭
載し、半導体素子のボンディングパッドとリードフレー
ムのインナリードとをワイヤで接続し、リードフレーム
のダイパッド裏面が外部に露出するように半導体素子と
リードフレームを封止材で封止してなることを特徴とす
る半導体装置。 - （２）半導体素子をリードフレームのダイパッド上に搭
載し、半導体素子のボンディングパッドとリードフレー
ムのインナリードとをワイヤで接続し、リードフレーム
のダイパッド裏面が外部に露出するように半導体素子と
リードフレームを封止材で封止してなる半導体装置と、 リード端子接続用導電パターンが形成されたプリント基
板とを有し、 半導体装置のリード端子をプリント基板のリード端子接
続用導電パターンに半田付けで接続し、半導体装置のダ
イパッド裏面をプリント基板に機械的接合手段で接合し
てなることを特徴とする半導体装置の実装構造。 - （３）プリント基板はその表面に形成されたリード端子
用導電パターンと、その基板本体を貫通して設けられた
ダイパッド接合用金属プレートとを有していることを特
徴とする請求項２記載の半導体装置の実装構造。 - （４）フィルムキャリアのデバイスホール内に半導体素
子を配設し、半導体素子のボンディングパッドにフィル
ムキャリアのフィンガーに設けたバンプを接続し、前記
フィンガーを切断した後に半導体素子の裏面が外部に露
出するように半導体素子及びフィンガーの一部を封止材
で封止し、又は半導体素子裏面が外部に露出するように
半導体素子及びフィンガーの一部を封止材で封止した後
に前記フィンガーを切断してなることを特徴とする半導
体装置。 - （５）フィルムキャリアのデバイスホール内に半導体素
子を配設し、半導体素子のボンディングパッドにフィル
ムキャリアのフィンガーに設けたバンプを接続し、前記
フィンガーを切断した後に半導体素子の裏面が外部に露
出するように半導体素子及びフィンガーの一部を封止材
で封止し、又は半導体素子裏面が外部に露出するように
半導体素子及びフィンガーの一部を封止材で封止した後
に前記フィンガーを切断してなる半導体装置と、フィン
ガー端子接続用導電パターンが形成されたプリント基板
とを有し、 半導体装置のフィンガー端子をプリント基板のフィンガ
ー端子接続用導電パターンに半田付けで接続し、半導体
装置の半導体素子裏面をプリント基板に機械的接合手段
で接合してなることを特徴とする半導体装置の実装構造
。 - （６）プリント基板はその表面に形成されたフィンガー
端子接続用導電パターンと、その基板本体を貫通して設
けられた半導体素子接合用金属プレートとを有している
ことを特徴とする請求項５記載の半導体装置の実装構造
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2233163A JPH04114455A (ja) | 1990-09-05 | 1990-09-05 | 半導体装置及びその実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2233163A JPH04114455A (ja) | 1990-09-05 | 1990-09-05 | 半導体装置及びその実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04114455A true JPH04114455A (ja) | 1992-04-15 |
Family
ID=16950711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2233163A Pending JPH04114455A (ja) | 1990-09-05 | 1990-09-05 | 半導体装置及びその実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04114455A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09199639A (ja) * | 1996-01-16 | 1997-07-31 | Matsushita Electron Corp | 半導体装置およびその成形方法 |
| US5856911A (en) * | 1996-11-12 | 1999-01-05 | National Semiconductor Corporation | Attachment assembly for integrated circuits |
| WO2000049656A1 (fr) * | 1999-02-17 | 2000-08-24 | Hitachi, Ltd. | Dispositif semi-conducteur et procede de fabrication associe |
| US6608369B2 (en) | 2000-06-01 | 2003-08-19 | Seiko Epson Corporation | Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment |
| US6713851B1 (en) * | 1998-09-02 | 2004-03-30 | Texas Instruments Incorporated | Lead over chip semiconductor device including a heat sink for heat dissipation |
| US7247934B2 (en) * | 2004-11-16 | 2007-07-24 | Siliconware Precision Industries Co., Ltd. | Multi-chip semiconductor package |
| US20110221048A1 (en) * | 2010-03-10 | 2011-09-15 | Ken Beng Lim | Package Having Spaced Apart Heat Sink |
-
1990
- 1990-09-05 JP JP2233163A patent/JPH04114455A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09199639A (ja) * | 1996-01-16 | 1997-07-31 | Matsushita Electron Corp | 半導体装置およびその成形方法 |
| US5856911A (en) * | 1996-11-12 | 1999-01-05 | National Semiconductor Corporation | Attachment assembly for integrated circuits |
| US6713851B1 (en) * | 1998-09-02 | 2004-03-30 | Texas Instruments Incorporated | Lead over chip semiconductor device including a heat sink for heat dissipation |
| US6784022B2 (en) | 1998-09-02 | 2004-08-31 | Texas Instruments Incorporated | Method of dicing a semiconductor wafer and heat sink into individual semiconductor integrated circuits |
| WO2000049656A1 (fr) * | 1999-02-17 | 2000-08-24 | Hitachi, Ltd. | Dispositif semi-conducteur et procede de fabrication associe |
| US6573119B1 (en) | 1999-02-17 | 2003-06-03 | Hitachi, Ltd. | Semiconductor device and method of manufacture thereof |
| US6608369B2 (en) | 2000-06-01 | 2003-08-19 | Seiko Epson Corporation | Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment |
| US7247934B2 (en) * | 2004-11-16 | 2007-07-24 | Siliconware Precision Industries Co., Ltd. | Multi-chip semiconductor package |
| US20110221048A1 (en) * | 2010-03-10 | 2011-09-15 | Ken Beng Lim | Package Having Spaced Apart Heat Sink |
| US9054077B2 (en) * | 2010-03-10 | 2015-06-09 | Altera Corporation | Package having spaced apart heat sink |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| US6153924A (en) | Multilayered lead frame for semiconductor package | |
| US6215175B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US5521429A (en) | Surface-mount flat package semiconductor device | |
| KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
| JPH10200012A (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
| JP4056598B2 (ja) | 赤外線データ通信モジュール | |
| JPH04114455A (ja) | 半導体装置及びその実装構造 | |
| JPH10284873A (ja) | 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム | |
| JPH05275580A (ja) | 半導体装置 | |
| US20050087864A1 (en) | Cavity-down semiconductor package with heat spreader | |
| JPH02278752A (ja) | 半導体装置 | |
| JPH03174749A (ja) | 半導体装置 | |
| JPH05198696A (ja) | 半導体チップの実装構造 | |
| JPH0382060A (ja) | 半導体装置 | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JPH11251497A (ja) | 電子回路モジュール | |
| JP2737332B2 (ja) | 集積回路装置 | |
| JP2746248B2 (ja) | チップキャリア及びチップキャリアの半田付け方法 | |
| JPH11121640A (ja) | 素子パッケージ及びそのパッケージの実装構造 | |
| JPH03248449A (ja) | ヒートシンク搭載型半導体装置 | |
| JP2570889B2 (ja) | Ｌｓｉ用ケース | |
| JP5003451B2 (ja) | 樹脂モールドパッケージタイプの電子装置およびその製造方法 | |
| JP2007157801A (ja) | 半導体モジュールとその製造方法 | |
| KR100308393B1 (ko) | 반도체패키지및그제조방법 |